一種用于電性測試設備的電路結構的制作方法
【專利摘要】一種用于電性測試設備的電路結構，本實用新型涉及電性測量技術領域，其旨在解決現(xiàn)有技術存在大量系統(tǒng)噪聲，不能同時對多個時鐘進行短路檢測，缺乏合理檢測邏輯且其通用性低下等技術問題。本實用新型主要包括依次連接的占空比控制電源、噪聲降低型隔離器和短路保護信號檢測電路；與短路保護信號檢測電路連接的占空比差檢測電路；短路保護信號檢測電路還連接有單穩(wěn)態(tài)觸發(fā)電路，單穩(wěn)態(tài)觸發(fā)電路控制噪聲降低型隔離器的輸出電壓；占空比差檢測電路接收第一正交時鐘信號和第二正交時鐘信號，第一正交時鐘信號和第二正交時鐘信號為電性測試對象的輸出時鐘信號。本實用新型用于多時鐘檢測。
【專利說明】
一種用于電性測試設備的電路結構
技術領域
[0001]本實用新型涉及電性測量技術領域，具體涉及一種用于電性測試設備的電路結構。
【背景技術】
[0002]目前，對電性待測裝置的邏輯時序或時鐘時序測量過程中，存在多種系統(tǒng)噪聲;在電源端，由于在進行各種電性測試之前，該裝置的電特性是不明的，一般均會采用隔離器來用于保護電源，現(xiàn)有技術采用電容電感濾波，雖然對隔離器產(chǎn)生的抖動有所消除，但是引入電容電感的同時會引入EMI噪聲，如果頻率接近，會進一步使得隔離器輸出發(fā)生一定的畸變，從而引入系統(tǒng)噪聲，這將對檢測結果產(chǎn)生質的影響;然而，在高頻時鐘檢測，使用光耦器件將嚴重限制檢測電路的額定工作頻率，隨之是其通用性。時鐘(非直流)短路，一定時間長度內其時序譜上存在連續(xù)恒定的電平值;所以只要其輸出時鐘在一定時間長度內一直變化并且最大幅值不長時間超過短路幅值就沒有短路。現(xiàn)有的短路保護電路對電性待測裝置不具有通用性，而且只能對一種時鐘檢測，而處理器、邏輯電路等時鐘發(fā)生裝置有多個不同的時鐘發(fā)生端，造成檢測效率低下。

【發(fā)明內容】

[0003]針對上述現(xiàn)有技術，本實用新型目的在于提供一種用于電性測試設備的電路結構，其旨在解決現(xiàn)有技術存在大量系統(tǒng)噪聲，不能同時對多個時鐘進行短路檢測，缺乏合理檢測邏輯且其通用性低下等技術問題。
[0004]為達到上述目的，本實用新型采用的技術方案如下:
[0005]—種用于電性測試設備的電路結構，包括依次連接的占空比控制電源、噪聲降低型隔離器和短路保護信號檢測電路;與短路保護信號檢測電路連接的占空比差檢測電路；短路保護信號檢測電路還連接有單穩(wěn)態(tài)觸發(fā)電路，單穩(wěn)態(tài)觸發(fā)電路控制噪聲降低型隔離器的輸出電壓；占空比差檢測電路接收第一正交時鐘信號和第二正交時鐘信號，第一正交時鐘信號和第二正交時鐘信號為電性測試對象的輸出時鐘。
[0006]上述方案中，所述的占空比控制電源，包括第一電源;脈寬控制器，連接第一電源；第一場效應管，其柵極連接脈寬控制器且漏極通過第一電阻連接至脈寬控制器;第一三極管，其發(fā)射極連接第一場效應管的源極、集電極連接脈寬控制器且基極通過第二電阻連接至脈寬控制器;第三電阻，其一端接地且另一端連接第一三極管的基極;第一電阻還通過第一電容連接第三電阻的接地一端;第二場效應管，其柵極連接脈寬控制器的輸出端且源極通過第四電阻接地;第一二極管，其低電端連接第二場效應管的漏極且高電端接地;第二電容，其一端連接第二場效應管的漏極且另一端接地;第二二極管，其低電端連接第二場效應管的源極且高電端接地。針對電源進行脈寬控制，由分立元件組成的脈寬調制的脈沖占空比限制電路，可將占空比限制在合理的范圍之內；例如針對具有變壓器的反激電源，只要是變壓器儲存的能量能夠放掉，磁芯就能有效復位，這樣輸入高壓并且短路輸出時不至于引起變壓器飽和而損壞電源;在反激電源的輸入高壓并且輸出短路時，有效地把最大占空比限制在合理的范圍之內，使得變壓器不至于飽和，從而對電源起到很好的保護作用;增加通用性。
[0007]上述方案中，所述的噪聲降低型隔離器，包括第二電源;變壓器，其一次繞組連接第二電源和占空比控制電源；第二三極管，其集電極連接變壓器的二次繞組;第三三極管，其集電極連接變壓器的二次繞組;第四三極管，其集電極連接第三三極管的發(fā)射極;第五三極管，其發(fā)射極連接第二三極管的發(fā)射極且集電極連接第四三極管的發(fā)射極;施密特觸發(fā)器，其輸入端連接第四三極管的集電極和第五三極管的發(fā)射極且輸出端作為低噪電源端；第五電阻，其一端連接變壓器的二次繞組且另一端連接第四三極管的發(fā)射極;第六電阻，其一端連接變壓器的二次繞組且另一端連接第四三極管的發(fā)射極;第二三極管、第三三極管、第四三極管和第五三極管均連接脈沖自適應電路。提供了一種完全沒有電容電感的自適應電源信號波形的濾波降噪電路。
[0008]上述方案中，所述的脈沖自適應電路，包括第三電源；第七電阻、第八電阻構成第一分壓器，第一分壓器連接第三電源;第九電阻、第十電阻構成第二分壓器，第二分壓器連接第一分壓器并接地;第一比較器，其輸入端連接第一分壓器和施密特觸發(fā)器的輸入端;第二比較器，其輸入端連接第二分壓器和施密特觸發(fā)器的輸入端;RS觸發(fā)器，其S端連接第一比較器的輸出端且R端連接第二比較器的輸出端;單穩(wěn)態(tài)觸發(fā)器，其輸入端連接RS觸發(fā)器的輸出端;第一分壓器連接第四三極管的發(fā)射極和第五三極管的集電極;單穩(wěn)態(tài)觸發(fā)器的高電輸出端Q連接第二三極管的基極和第三三極管的基極且其低電輸出端?Q連接第四三極管的基極和第五三極管的基極。
[0009]上述方案中，所述的脈沖自適應電路，第一分壓器通過開關三極管連接第三電源，開關三極管的基極通過第一反相器連接單穩(wěn)態(tài)觸發(fā)電路。單穩(wěn)態(tài)觸發(fā)電路提供用于斷路的反饋信號，當下位電路反饋信號指示出電性負載時鐘信號存在短路時，將電源斷開。
[0010]上述方案中，所述的占空比差檢測電路，包括第六三極管，其基極接收第一正交時鐘信號;第七三極管，其基極接收第一正交時鐘信號;第二反相器，其輸入端接收第二正交時鐘信號;第八三極管，其基極連接第二反相器的輸出端;第九三極管，其基極連接第二反相器的輸出端;第一負載電阻，其一端連接噪聲降低型隔離器的輸出端且另一端連接第六三極管的集電極和第七三極管的集電極;第二負載電阻，其一端連接噪聲降低型隔離器的輸出端且另一端連接第八三極管的集電極和第九三極管的集電極;第一電流源，連接第六三極管的發(fā)射極和第七三極管的發(fā)射極;第二電流源，連接第八三極管的發(fā)射極和第九三極管的發(fā)射極;放大器，其輸入端連接第一負載電阻電壓相對較低的一端和第二負載電阻電壓相對較低的一端。提供了一種時鐘信號作差的電路結構，獲得一個組合占空比的差信號，只需檢測差信號是否存在短路，就能同時檢測到電性負載時鐘是否存在短路。
[0011]上述方案中，所述的短路保護信號檢測電路，包括與門，其輸入端連接占空比差檢測電路的輸出端;第十三極管，其基極連接與門的輸出端;第三負載電阻，其一端連接噪聲降低型隔離器的輸出端且另一端連接第十三極管的集電極;第三比較器，其低電極連接第十三極管的發(fā)射極且高電極連接有參考電壓;與非門，其輸入端連接第十三極管的發(fā)射極；第三電容，其一端連接與非門的輸入端且另一端連接第三比較器的輸出端;第三二極管，其高電極連接至與彳_門的輸入端且低電極接地。
[0012]上述方案中，所述的第十三極管，還連接有補償電路;補償電路包括第四二極管，其低電極連接第十三極管的集電極且高電極接地;第五二極管，其低電極連接第十三極管的發(fā)射極且高電極接地;第四電容，其一端接地且另一端連接第十三極管的發(fā)射極。補償電路用于泄放寄生電容，減小抖動并保證輸出穩(wěn)定性。
[0013]與現(xiàn)有技術相比，本實用新型的有益效果:提供了無電容電感的電源端濾波，顯著降低了系統(tǒng)誤差，提供高可靠性和通用性;實質提升時鐘檢測效率。
【附圖說明】
[0014]圖1為本實用新型的模塊圖；
[0015]圖2為本實用新型的電源部分電路具體實施原理圖；
[0016]圖3為本實用新型的檢測部分電路具體實施原理圖。
【具體實施方式】
[0017]本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
[0018]下面結合附圖對本實用新型做進一步說明:
[0019]實施例1
[0020]圖1為本實用新型的模塊圖，包括依次連接的占空比控制電源、噪聲降低型隔離器和短路保護信號檢測電路;與短路保護信號檢測電路連接的占空比差檢測電路;短路保護信號檢測電路還連接有單穩(wěn)態(tài)觸發(fā)電路，單穩(wěn)態(tài)觸發(fā)電路控制噪聲降低型隔離器的輸出電壓；占空比差檢測電路接收第一正交時鐘信號CLOCKl和第二正交時鐘信號CL0CK2，第一正交時鐘信號CLOCKl和第二正交時鐘信號CL0CK2為電性測試對象的輸出時鐘，電性測試對象選為處理器或單片機或具有輸出時鐘的FPGA，EN為同步使能信號，短路保護信號檢測電路輸出故障時鐘HITCHl為檢測到有短路信號時的輸出時鐘，由單穩(wěn)態(tài)觸發(fā)電路判斷后輸出斷路信號CUTCLK至噪聲降低型隔離器；當沒有出現(xiàn)短路時鐘時，短路保護信號檢測電路輸出正常時鐘SCLK，用于進一步時序檢測；單穩(wěn)態(tài)觸發(fā)電路包括芯片NE555和運算放大器CH3130。
[0021]實施例2
[0022]圖2為本實用新型的電源部分電路具體實施原理圖，占空比控制電源，可選用成本低廉的3842系列作為脈寬控制器，主要用于在高電壓輸入而且輸出短路時保護電源不至于損壞。一旦輸出短路則不再有反饋輸入至脈寬控制器時，此時脈寬控制器處于最大占空比，磁芯就不能有效復位，磁芯不能復位，每工作一個周期都會變得比前一個周期更大，這樣變壓器Tl在工作多個周期工作之后電流越來越大，最終必將導致變壓器飽和，在變壓器飽和后失控從而引起開關管的燒毀而損壞整個電源。本實用新型通過限制占空比，從而防止磁芯過度充能，以保護整個電源及其電路。
[0023]實施例3
[0024]基于實施例2，所述的噪聲降低型隔離器，三極管Q4、三極管Q5、三極管Q6、三極管Q7作為自適應脈沖開關，通過其中的自適應電路完成脈沖尾部畸變斬波，其時間窗口由變壓器輸出脈沖自身長度決定。
[0025]實施例4
[0026]圖3為本實用新型的檢測部分電路具體實施原理圖，短路保護信號檢測電路，其中在輸出端，短路故障時鐘HITCHl，具有電性待測裝置占空比差時序特征的正常時鐘SCLK，分別各由場效應管Q9和場效應管Q14作為輸出開關控制，場效應管Q9的柵極通過反相器U13連接至與非門UlA的輸出端，場效應管Q14的柵極直接連接至與非門UlA的輸出端，與非門UlA的輸入端接入差信號CL0CK3的原因是取同步時鐘窗口。對于非短路的差信號CL0CK3，比較器U7輸出為常高，電容C4連接比較器U7的一端會被置正，其另一端被置負，二極管D3—直不會被導通，則與非門UlA輸出端為常高，場效應管Q14導通，獲得正常時鐘SCLK，此時，場效應管Q9截止;對于短路的差信號CL0CK3，電容C4連接比較器U7的一端會被置負，其另一端被置高，場效應管Q9導通，單穩(wěn)態(tài)觸發(fā)電路發(fā)出斷路信號CUTCLK后，低噪電源端VSOR沒有輸出，差信號CL0CK3被三極管Q8截止，之前電容C4中電荷被二極管D3釋放，再由于與非門UlA的輸入端沒有接入用于同步時鐘窗口的差信號時鐘CL0CK3，正常時鐘SCLK和短路故障時鐘HITCHl最終都會歸零。值得提出的是，該短路保護信號檢測電路并不會將瞬間超過參考電壓VREF的正常時鐘信號判斷為短路，因為電容C4為儲荷工作狀態(tài)，其電極性不會瞬間變化，減少誤判。
[0027]硬件出現(xiàn)未知的異變，技術的進步只是選用標準的參考。但是出于改劣實用新型，或者成本考量，僅僅從實用性的技術方案選擇。
[0028]以上所述，僅為本實用新型的【具體實施方式】，但本實用新型的保護范圍并不局限于此，任何屬于本技術領域的技術人員在本實用新型揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本實用新型的保護范圍之內。
【主權項】
1.一種用于電性測試設備的電路結構，其特征在于，包括 依次連接的占空比控制電源、噪聲降低型隔離器和短路保護信號檢測電路； 與短路保護信號檢測電路連接的占空比差檢測電路； 短路保護信號檢測電路還連接有單穩(wěn)態(tài)觸發(fā)電路，單穩(wěn)態(tài)觸發(fā)電路控制噪聲降低型隔咼器的輸出電壓； 占空比差檢測電路接收第一正交時鐘信號和第二正交時鐘信號，第一正交時鐘信號和第二正交時鐘信號為電性測試對象的輸出時鐘信號。2.根據(jù)權利要求1所述的一種用于電性測試設備的電路結構，其特征在于，所述的占空比控制電源，包括第一電源； 脈寬控制器Ul，連接第一電源； 第一場效應管Ql，其柵極連接脈寬控制器Ul且漏極通過第一電阻Rl連接至脈寬控制器Ul; 第一三極管Q2，其發(fā)射極連接第一場效應管Ql的源極、集電極連接脈寬控制器Ul且基極通過第二電阻R2連接至脈寬控制器Ul; 第三電阻R3，其一端接地且另一端連接第一三極管Q2的基極； 第一電阻Rl還通過第一電容Cl連接第三電阻R3的接地一端； 第二場效應管Q3，其柵極連接脈寬控制器Ul的輸出端且源極通過第四電阻R4接地； 第一二極管Dl，其低電端連接第二場效應管Q3的漏極且高電端接地； 第二電容C2，其一端連接第二場效應管Q3的漏極且另一端接地； 第二二極管D2，其低電端連接第二場效應管Q3的源極且高電端接地。3.根據(jù)權利要求1所述的一種用于電性測試設備的電路結構，其特征在于，所述的噪聲降低型隔離器，包括第二電源； 變壓器Tl，其一次繞組連接第二電源和占空比控制電源； 第二三極管Q4，其集電極連接變壓器TI的二次繞組； 第三三極管Q5，其集電極連接變壓器TI的二次繞組； 第四三極管Q6，其集電極連接第三三極管Q5的發(fā)射極； 第五三極管Q7，其發(fā)射極連接第二三極管Q4的發(fā)射極且集電極連接第四三極管Q6的發(fā)射極； 施密特觸發(fā)器UST，其輸入端連接第四三極管Q6的集電極和第五三極管Q7的發(fā)射極且輸出端作為低噪電源端VSOR; 第五電阻R7，其一端連接變壓器Tl的二次繞組且另一端連接第四三極管Q6的發(fā)射極； 第六電阻R8，其一端連接變壓器Tl的二次繞組且另一端連接第四三極管Q6的發(fā)射極； 第二三極管Q4、第三三極管Q5、第四三極管Q6和第五三極管Q7均連接脈沖自適應電路。4.根據(jù)權利要求3所述的一種用于電性測試設備的電路結構，其特征在于，所述的脈沖自適應電路，包括第三電源； 第七電阻R9、第八電阻RlO構成第一分壓器，第一分壓器連接第三電源； 第九電阻Rl 1、第十電阻R12構成第二分壓器，第二分壓器連接第一分壓器并接地； 第一比較器U3，其輸入端連接第一分壓器和施密特觸發(fā)器UST的輸入端； 第二比較器U4，其輸入端連接第二分壓器和施密特觸發(fā)器UST的輸入端； RS觸發(fā)器U8，其S端連接第一比較器U3的輸出端且R端連接第二比較器U4的輸出端； 單穩(wěn)態(tài)觸發(fā)器U6，其輸入端連接RS觸發(fā)器U8的輸出端； 第一分壓器連接第四三極管Q6的發(fā)射極和第五三極管Q7的集電極； 單穩(wěn)態(tài)觸發(fā)器U6的高電輸出端Q連接第二三極管Q4的基極和第三三極管Q5的基極且其低電輸出端?Q連接第四三極管Q6的基極和第五三極管Q7的基極。5.根據(jù)權利要求4所述的一種用于電性測試設備的電路結構，其特征在于，所述的脈沖自適應電路，第一分壓器通過開關三極管U2A連接第三電源，開關三極管U2A的基極通過第一反相器U5A連接單穩(wěn)態(tài)觸發(fā)電路。6.根據(jù)權利要求1所述的一種用于電性測試設備的電路結構，其特征在于，所述的占空比差檢測電路，包括 第六三極管QlO，其基極接收第一正交時鐘信號； 第七三極管Ql I，其基極接收第一正交時鐘信號； 第二反相器UlO，其輸入端接收第二正交時鐘信號； 第八三極管Q12，其基極連接第二反相器UlO的輸出端； 第九三極管Q13，其基極連接第二反相器UlO的輸出端； 第一負載電阻R15，其一端連接噪聲降低型隔離器的輸出端且另一端連接第六三極管QlO的集電極和第七三極管Ql I的集電極； 第二負載電阻R16，其一端連接噪聲降低型隔離器的輸出端且另一端連接第八三極管Q12的集電極和第九三極管Q13的集電極； 第一電流源11，連接第六三極管QlO的發(fā)射極和第七三極管Ql I的發(fā)射極； 第二電流源12，連接第八三極管Q12的發(fā)射極和第九三極管Q13的發(fā)射極； 放大器U9，其輸入端連接第一負載電阻Rl 5電壓相對較低的一端和第二負載電阻R16電壓相對較低的一端。7.根據(jù)權利要求1所述的一種用于電性測試設備的電路結構，其特征在于，所述的短路保護信號檢測電路，包括 與門U12，其輸入端連接占空比差檢測電路的輸出端； 第十三極管Q8，其基極連接與門U12的輸出端； 第三負載電阻R14，其一端連接噪聲降低型隔離器的輸出端且另一端連接第十三極管Q8的集電極； 第三比較器U7，其低電極連接第十三極管Q8的發(fā)射極且高電極連接有參考電壓VREF; 與非門UlA，其輸入端連接第十三極管Q8的發(fā)射極； 第三電容C4，其一端連接與非門UlA的輸入端且另一端連接第三比較器U7的輸出端； 第三二極管D3，其高電極連接至與非門UlA的輸入端且低電極接地。8.根據(jù)權利要求7所述的一種用于電性測試設備的電路結構，其特征在于，所述的第十三極管Q8，還連接有補償電路;補償電路包括 第四二極管D4，其低電極連接第十三極管Q8的集電極且高電極接地； 第五二極管D5，其低電極連接第十三極管Q8的發(fā)射極且高電極接地； 第四電容C3，其一端接地且另一端連接第十三極管Q8的發(fā)射極。
【文檔編號】H03K3/017GK205665343SQ201620521202
【公開日】2016年10月26日
【申請日】2016年5月31日
【發(fā)明人】歐飛
【申請人】綿陽市致勤電子科技有限公司