一種帶隙基準(zhǔn)電壓產(chǎn)生方法及電路的制作方法
【專利摘要】本發(fā)明涉及電子通信技術(shù)領(lǐng)域，公開了一電壓產(chǎn)生電路及電壓產(chǎn)生方法，用于產(chǎn)生帶隙基準(zhǔn)電壓。該電壓產(chǎn)生電路包括:第一電路，用于產(chǎn)生與溫度成正比的第一電壓；第二電路，用于產(chǎn)生與溫度成反比的第二電壓；其中，所述第一電路與所述第二電路連接以使所述第一電壓和所述第二電壓相加，從而提供所述帶隙基準(zhǔn)電壓；其中，所述第一電路由晶體管實(shí)現(xiàn)。應(yīng)用本發(fā)明的技術(shù)方案，在產(chǎn)生帶隙基準(zhǔn)電壓的同時(shí)，能夠降低電路功耗，減小芯片面積。
【專利說明】
-種帶隙基準(zhǔn)電壓產(chǎn)生方法及電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及電子通信技術(shù)領(lǐng)域，特別設(shè)及一種帶隙基準(zhǔn)電壓產(chǎn)生方法及電路。
【背景技術(shù)】
[0002] 目前，與溫度系數(shù)關(guān)系很小的電壓基準(zhǔn)或電流被證實(shí)在許多模擬電路中是必不可 少的，在電路設(shè)計(jì)領(lǐng)域，將與溫度系統(tǒng)關(guān)系很小的電壓基準(zhǔn)稱為基準(zhǔn)電壓?，F(xiàn)有產(chǎn)生基準(zhǔn)電 壓的電路設(shè)計(jì)思路通常是:將兩個(gè)具有相反溫度系數(shù)的量W適當(dāng)?shù)臋?quán)重相加，那么結(jié)果就 會(huì)顯示出零溫度系數(shù)。例如，對(duì)于隨溫度變化向相反方向變化的電壓Vl和V2來說，我們選取 口 1和02使得獻(xiàn)-0 ，運(yùn)樣就得到了具有零溫度系數(shù)的基準(zhǔn)電壓Vref =曰 1V1+CI2V2。其中，Vref為基準(zhǔn)電壓，ca和的分別為溫度變化相反的溫度系數(shù)。
[0003] 如圖1所示，即是現(xiàn)有技術(shù)中一種產(chǎn)生基準(zhǔn)電壓的電路圖。在圖1所示的基準(zhǔn)電壓 產(chǎn)生電路中，對(duì)于負(fù)溫度系數(shù)電壓，選擇的是雙極晶體管Ql(BJT)的基極-發(fā)射極，其具有負(fù) 溫度系數(shù)。對(duì)于正溫度系數(shù)電壓，是利用電阻R和雙極晶體管Q2(BJT)的基極-發(fā)射極的配 合。
[0004] 在設(shè)計(jì)圖1所示的電路時(shí)，強(qiáng)制使Vo 1與Vo2相等，那么可W得出Vbei = VBE2+RI，即RI = Vbe廣Vbes = VtId n。所W，V〇2 = VBE2+VTln n。式中VT=kT/q，k和q是常數(shù)，T為溫度。因此電阻 上的電壓是一個(gè)與溫度成正比例的量。運(yùn)樣，我們調(diào)整n的值，就可W得到零溫度系數(shù)的輸 出電壓V〇2。
[0005] 鑒于圖1所示的電路中，如果選擇的電阻R的阻值不夠大，就需要有足夠的電流流 過電阻，從而產(chǎn)生造成較高的功耗。如果選擇的電阻R的阻值過大，電阻則會(huì)占用大量的忍 片面積。因此，現(xiàn)有的產(chǎn)生基準(zhǔn)電壓的電路有必要改進(jìn)。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于提供一種帶隙基準(zhǔn)電壓產(chǎn)生方法及電路，在產(chǎn)生帶隙基準(zhǔn)電壓 的同時(shí)，能夠降低電路功耗，減小忍片面積。
[0007] 為解決上述技術(shù)問題，本發(fā)明的實(shí)施方式提供了一種電壓產(chǎn)生電路，用于提供帶 隙基準(zhǔn)電壓，包括：
[000引第一電路，用于產(chǎn)生與溫度成正比的第一電壓；
[0009] 第二電路，用于產(chǎn)生與溫度成反比的第二電壓；
[0010] 其中，所述第一電路與所述第二電路連接W使所述第一電壓和所述第二電壓相 加，從而提供所述帶隙基準(zhǔn)電壓；
[0011] 其中，所述第一電路由晶體管實(shí)現(xiàn)。
[0012] 相應(yīng)地，本發(fā)明還提供了一種帶隙基準(zhǔn)電壓產(chǎn)生方法，包括：
[0013] 提供第一電路，用于產(chǎn)生與溫度成正比的第一電壓；
[0014] 提供第二電路，用于產(chǎn)生與溫度成反比的第二電壓；W及，
[0015] 將所述第一電壓和所述第二電壓相加，從而提供所述帶隙基準(zhǔn)電壓；
[0016] 其中，所述第一電路由晶體管實(shí)現(xiàn)。
[0017] 本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，由于用于產(chǎn)生與溫度成正比的第一電壓Vl 的第一電路是由晶體管實(shí)現(xiàn)的，在第一電路在產(chǎn)生與溫度成正比的第一電壓Vl時(shí)，可控制 晶體管工作在亞闊值區(qū)域。由于工作在亞闊值區(qū)域的晶體管具有低偏置電流與低功耗的特 性并且晶體管的尺寸較電阻小，因此與現(xiàn)有技術(shù)中產(chǎn)生基準(zhǔn)電壓的方式相比，本實(shí)施例在 產(chǎn)生帶隙基準(zhǔn)電壓的同時(shí)，能夠降低電路功耗，減小忍片面積。
[0018] 另外，該第一電路包括:一個(gè)第一子電路，或者多個(gè)串聯(lián)的第一子電路;其中，該第 一子電路由晶體管實(shí)現(xiàn)。運(yùn)樣，可W根據(jù)第二電路產(chǎn)生的不同電壓值V2,靈活調(diào)整第一電路 中第一子電路的級(jí)數(shù)，設(shè)計(jì)方便。
[0019] 其中，該第一子電路包括:多個(gè)MOS管，且所述多個(gè)MOS管均工作在亞闊值區(qū)。其中， 所述多個(gè)MOS管包括：
[0020] 第一 N型MOS管，其柵極作為該第一子電路的輸入端;第二N型MOS管，其柵極作為該 第一子電路的輸出端;第一P型MOS管，其源極接工作電壓，其漏極分別與其柵極、W及所述 第一 N型MOS管的漏極連接;第二P型MOS管，其源極接工作電壓，其柵極與所述第一 P型MOS管 的柵極連接，其漏極分別與所述第二N型MOS管的柵極、漏極連接;第SN型MOS管，其漏極分 別與所述第一 N型MOS管的源極、所述第二N型MOS管的源極連接;其柵極接偏置電壓，其源極 接接地電壓。本實(shí)施方式通過多個(gè)MOS管的配合，當(dāng)所有MOS管均工作于亞闊值區(qū)域時(shí)，可產(chǎn) 生與溫度成正比的PTAT電壓。
【附圖說明】
[0021] 圖1是現(xiàn)有技術(shù)中產(chǎn)生基準(zhǔn)電壓的電路結(jié)構(gòu)示意圖；
[0022] 圖2根據(jù)本發(fā)明第一實(shí)施方式的電壓產(chǎn)生電路的電路結(jié)構(gòu)示意圖；
[0023] 圖3是根據(jù)本發(fā)明第二實(shí)施方式的電壓產(chǎn)生電路的電路結(jié)構(gòu)示意圖；
[0024] 圖4是根據(jù)本發(fā)明第二實(shí)施方式中第一子電路的電路設(shè)計(jì)示意圖；
[0025] 圖5是根據(jù)本發(fā)明第=實(shí)施方式的電壓產(chǎn)生電路的電路結(jié)構(gòu)示意圖；
[0026] 圖6是根據(jù)本發(fā)明第四實(shí)施方式的電壓產(chǎn)生方法的流程示意圖。
【具體實(shí)施方式】
[0027] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明的各實(shí) 施方式進(jìn)行詳細(xì)的闡述。然而，本領(lǐng)域的普通技術(shù)人員可W理解，在本發(fā)明各實(shí)施方式中， 為了使讀者更好地理解本申請(qǐng)而提出了許多技術(shù)細(xì)節(jié)。但是，即使沒有運(yùn)些技術(shù)細(xì)節(jié)和基 于W下各實(shí)施方式的種種變化和修改，也可W實(shí)現(xiàn)本申請(qǐng)各權(quán)利要求所要求保護(hù)的技術(shù)方 案。
[0028] 鑒于現(xiàn)有產(chǎn)生基準(zhǔn)電壓的電路中，利用電阻來產(chǎn)生與正溫度成正比的電壓時(shí)，若 電阻取值小，就會(huì)有大電流流過電阻從而造成較高功耗，如果電阻取值較大，電阻則會(huì)占用 忍片較大面積的問題，本申請(qǐng)的發(fā)明人提出了用于提供帶隙基準(zhǔn)電壓的電壓產(chǎn)生電路，該 電路利用晶體管來產(chǎn)生一個(gè)與溫度成正比的電壓，用來替換電阻兩端產(chǎn)生的與溫度成正比 例的電壓，借此來達(dá)到降低電路功耗、減小忍片面積的目的。
[0029] 如圖2所示，本發(fā)明提供的用于提供帶隙基準(zhǔn)電壓的電壓產(chǎn)生電路，包括:第一電 路21和與第一電路21連接的第二電路22?？蒞理解的是，為產(chǎn)生帶隙基準(zhǔn)電壓，該電壓產(chǎn)生 電路還包括一個(gè)恒流源I。恒流源I的一端接工作電壓VDD，另一端分別與第一電路21和第二 電路22連接。
[0030] 其中，第一電路21產(chǎn)生與溫度成正比的第一電壓VI。第二電路22,用于產(chǎn)生與溫度 成反比的第二電壓V2。其中，將第一電路21產(chǎn)生的第一電壓Vl與第二電壓V2相加后，可得到 與溫度無關(guān)的帶隙基準(zhǔn)電壓。
[0031] 本發(fā)明提供的電壓產(chǎn)生電路，由于用于產(chǎn)生與溫度成正比的第一電壓Vl的第一電 路21是由晶體管實(shí)現(xiàn)的，在第一電路21在產(chǎn)生與溫度成正比的第一電壓Vl時(shí)，可控制晶體 管工作在亞闊值區(qū)域。由于工作在亞闊值區(qū)域的晶體管具有低偏置電流與低功耗的特性并 且晶體管的尺寸較電阻小，因此與現(xiàn)有技術(shù)中產(chǎn)生基準(zhǔn)電壓的方式相比，本實(shí)施例在產(chǎn)生 帶隙基準(zhǔn)電壓的同時(shí)，能夠降低電路功耗，減小忍片面積。
[0032] 需要說明的是，在設(shè)計(jì)電路的過程中，根據(jù)實(shí)際取值需要W及與第二電路22的實(shí) 際配合，該第一電路21可包括第一子電路或者多個(gè)串聯(lián)的第一子電路。該第一子電路由晶 體管實(shí)現(xiàn)，用于產(chǎn)生PTAT(p;ropo;rtional to absolute temperature:與絕對(duì)溫度成正比 的）電壓。具體地，該第一子電路可W多個(gè)包括多個(gè)MOS管，且該多個(gè)MOS管均工作在亞闊值 區(qū)域。
[0033] 同時(shí)，第二電路22可W由雙極晶體管Q(BJT)實(shí)現(xiàn)，如P型雙極晶體管。在產(chǎn)生與溫 度成反比的第二電壓V2時(shí)，該雙極晶體管禪接在工作電壓VDD與接地電壓VSS之間，雙極晶 體管Q的輸出端作為該第二電路22的輸出端。
[0034] 下面，W第一電路21包括一個(gè)或多個(gè)第一子電路，第二電路22包括雙極晶體管Q為 例，通過圖3來描述本發(fā)明的第二實(shí)施實(shí)施方式。
[0035] 本發(fā)明第二實(shí)施方式設(shè)及一種電壓產(chǎn)生電路。第二實(shí)施方式與第一實(shí)施方式大致 相同，主要區(qū)別之處在于:在第一實(shí)施方式中，并未具體明確由晶體管實(shí)現(xiàn)的第一電路21的 具體結(jié)構(gòu)，也未明確描述第二電路22的具體結(jié)構(gòu)。而在本發(fā)明第二實(shí)施方式中，明確了第一 電路21、第二電路22的具體結(jié)構(gòu)。
[0036] 如圖3所示，本發(fā)明提供的電壓產(chǎn)生電路包括第一電路21和第二電路22, W及還包 括一恒流源I，W給電壓產(chǎn)生電路提供所需要的恒定工作電流。
[0037] 該第二電路22用于產(chǎn)生第二電壓V2,本發(fā)明實(shí)施方式中第二電路22具體由一雙極 晶體管Q實(shí)現(xiàn)，該雙極晶體管Q具體可W為P型晶體管。其中，該第一電路21用于產(chǎn)生第一電 壓VI，第一電路21包括N個(gè)子電路211，即包括一個(gè)或多個(gè)串聯(lián)的第一子電路211。在圖3所示 的電壓產(chǎn)生電路中，恒流源I的一端與工作電壓VDD連接，另一端分別與雙極晶體管Q的發(fā)射 極、第一子電路的輸入端連接。
[0038] 本發(fā)明實(shí)施方式的電壓產(chǎn)生電路，根據(jù)第二電路22產(chǎn)生的電壓值V2不同，第一電 路21包括的第一子電路211的數(shù)量或者說級(jí)數(shù)也不一樣。因此，本發(fā)明實(shí)施方式提供的電壓 產(chǎn)生電路，可W根據(jù)第二電路22產(chǎn)生的不同電壓值V2,靈活調(diào)整第一電路21中第一子電路 211的級(jí)數(shù)，設(shè)計(jì)方便。
[0039] 其中，每個(gè)第一子電路211包括多個(gè)MOS管。該多個(gè)MOS管用于產(chǎn)生PTAT電壓時(shí)，該 多個(gè)MOS管均工作于亞闊值區(qū)域。如圖4所示，每一個(gè)第一子電路211包括多個(gè)MOS管，該多個(gè) MOS管具體包括:第一N型MOS管MNl，第二N型MOS管MN2，第SN型MOS管MN3，第一P型MOS管 MPl，W及第二P型MOS管MP2。
[0040]其中，MNl的柵極作為該第一子電路的輸入端;MN2的柵極作為該第一子電路的輸 出端。MPl的源極接工作電壓VDD，MP1的漏極與MPl的柵極連接，同時(shí)MPl的漏極還與MNl的漏 極連接。MP2的源極接工作電壓VDD，MP2的柵極與MPl的柵極連接，MP2的漏極分別與麗2的柵 極及漏極連接。MN3的漏極分別與MNl的源極、MN2的源極連接;MN3的柵極接偏置電壓Vbn， 麗3的源極接接地電壓VSS。
[0041 ] 根據(jù)圖4可知，當(dāng)所有的MOS管均工作于亞闊值區(qū)域時(shí)，即產(chǎn)生PTAT電壓，此時(shí)得到 如下等式：
[0044] 從上面的兩個(gè)P型MOS管，即MPl與MP2組成的電流鏡，可W得到：
[0042]
[0043]
[0045]
.......(3)
[0046] 將公式(1)和(1)帶入公式(3)，可W得到：
[0047]
.........(4)
[004引其中，在上述公式（1)-(4)中，Id,眶為流過MNl漏極的電流，Id,MN2為流過MN2漏極的 電流；為MNl的長度尺寸和寬度尺寸Jy"] 為MNl的長度尺寸和寬度尺寸， V. ^ J-MNl V 主人抓2. ftv) fw) - 為MP2的長度尺寸和寬度尺寸，y 為MPl的長度尺寸和寬度尺寸;Vgsi為麗1的源 V ^ /MPl V ^ JMPi 極-柵極之間的電壓;Vcs2為MN2的源極-柵極之間的電壓;Vth為MNl、MN2的開啟電壓（闊值電 壓），Ido為MN1、MN2的飽和電流；C是一個(gè)與工藝相關(guān)的常數(shù)，Vt是一個(gè)與溫度成正比的量； Vout為輸出電壓，Vin為輸入電壓。
[0049]通過公式(4)可知，當(dāng)所有的MOS管均工作于亞闊值區(qū)域時(shí)，第一子電路211就會(huì)產(chǎn) 生一個(gè)與絕對(duì)溫度成正比的電壓值，即產(chǎn)生PTAT電壓。
[0050]本發(fā)明的第立實(shí)施方式設(shè)及一種電壓產(chǎn)生電路。第立實(shí)施方式與第二實(shí)施方式大 致相同，主要區(qū)別之處在于:在第二實(shí)施方式中，并未具體明確由晶體管實(shí)現(xiàn)的第一電路21 產(chǎn)生的第一電壓Vl，也未明確描述第二電路22產(chǎn)生的第二電壓V2。而在本發(fā)明的第S實(shí)施 方式中，明確了第一電路21、第二電路22產(chǎn)生的具體電壓值。
[0051]根據(jù)上文可知，第二電路22具體由一 P型雙極晶體管Q實(shí)現(xiàn)，其發(fā)射極與恒流源I連 接，集電極接接地電壓VSS，基極接Psub,即襯底電位，W連接到地。由于P型雙極晶體管Q用 于產(chǎn)生與溫度成反比的電壓，具體為：
[00 對(duì)
..…(5)
[0053] 上述公式（5)中，Vbe是P型雙極晶體管Q的工作點(diǎn)電壓，m>-3/2，VT = kT/q，Eg> 1.12eV，k，q是常數(shù)。
[0054]為產(chǎn)生帶隙基準(zhǔn)電壓Vbg,所W有如下公式：
[0055 乂旬
[0化6
[0057] 根據(jù)上述公式（1)-(7)，可計(jì)算出公式(6)中的K取6。即當(dāng)?shù)诙娐?2產(chǎn)生的第二 電壓為Vbe時(shí)，第一電路21中的第一子電路為6級(jí)且串聯(lián)。此時(shí)該電壓產(chǎn)生電路能夠產(chǎn)生帶隙 基準(zhǔn)電壓Vbg,此時(shí)，電壓產(chǎn)生電路的結(jié)構(gòu)如圖5所示。
[005引可W理解的是，當(dāng)?shù)诙娐?2產(chǎn)生的第二電壓發(fā)生變化時(shí)，為保證= 第 一電路11中包括的串聯(lián)的第一子電路的級(jí)數(shù)也會(huì)相應(yīng)發(fā)生變化。
[0059] 本發(fā)明第四實(shí)施方式設(shè)及一種帶隙基準(zhǔn)電壓產(chǎn)生方法，如圖6所示，包括：
[0060] 步驟61，提供第一電路，用于產(chǎn)生與溫度成正比的第一電壓VI。
[0061] 步驟62,提供第二電路，用于產(chǎn)生與溫度成反比的第二電壓V2。W及，
[0062] 步驟63,將第一電壓Vl和第二電壓V2相加，從而提供帶隙基準(zhǔn)電壓;其中，第一電 路由晶體管實(shí)現(xiàn)。
[0063] 其中，該方法可W采用上述第一至第四實(shí)施方式中的電壓產(chǎn)生電路來實(shí)現(xiàn)，為了 減少重復(fù)，運(yùn)里不再寶述。
[0064] 本發(fā)明提供的電壓產(chǎn)生方法，由于用于產(chǎn)生與溫度成正比的第一電壓Vl的第一電 路是由晶體管實(shí)現(xiàn)的，在第一電路在產(chǎn)生與溫度成正比的第一電壓Vl時(shí)，可控制晶體管工 作在亞闊值區(qū)域。由于工作在亞闊值區(qū)域的晶體管具有低偏置電流與低功耗的特性并且晶 體管的尺寸較電阻小，因此與現(xiàn)有技術(shù)中產(chǎn)生基準(zhǔn)電壓的方式相比，本實(shí)施例在產(chǎn)生帶隙 基準(zhǔn)電壓的同時(shí)，能夠降低電路功耗，減小忍片面積。
[0065] 不難發(fā)現(xiàn)，本實(shí)施方式為與第一實(shí)施方式相對(duì)應(yīng)的方法實(shí)施例，本實(shí)施方式可與 第一實(shí)施方式互相配合實(shí)施。第一實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)在本實(shí)施方式中依然有 效，為了減少重復(fù)，運(yùn)里不再寶述。相應(yīng)地，本實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)也可應(yīng)用在 第一實(shí)施方式中。
[0066] 本領(lǐng)域的普通技術(shù)人員可W理解，上述各實(shí)施方式是實(shí)現(xiàn)本發(fā)明的具體實(shí)施例， 而在實(shí)際應(yīng)用中，可W在形式上和細(xì)節(jié)上對(duì)其作各種改變，而不偏離本發(fā)明的精神和范圍。
【主權(quán)項(xiàng)】
1. 一種電壓產(chǎn)生電路，用于提供帶隙基準(zhǔn)電壓，其特征在于，包括： 第一電路，用于產(chǎn)生與溫度成正比的第一電壓； 第二電路，用于產(chǎn)生與溫度成反比的第二電壓； 其中，所述第一電路與所述第二電路連接以使所述第一電壓和所述第二電壓相加，從 而提供所述帶隙基準(zhǔn)電壓； 其中，所述第一電路由晶體管實(shí)現(xiàn)。2. 根據(jù)權(quán)利要求1所述的電壓產(chǎn)生電路，其特征在于，該第一電路包括:一個(gè)第一子電 路，或者多個(gè)串聯(lián)的第一子電路； 其中，該第一子電路由晶體管實(shí)現(xiàn)。3. 根據(jù)權(quán)利要求1所述的電壓產(chǎn)生電路，其特征在于，所述第一子電路包括：多個(gè)MOS 管，且所述多個(gè)MOS管均工作在亞閾值區(qū)。4. 根據(jù)權(quán)利要求3所述的電壓產(chǎn)生電路，其特征在于，所述多個(gè)MOS管包括： 第一 N型MOS管，其柵極作為所述第一子電路的輸入端； 第二N型MOS管，其柵極作為所述第一子電路的輸出端； 第一 P型MOS管，其源極接工作電壓，其漏極分別與其柵極、以及所述第一 N型MOS管的漏 極連接； 第二P型MOS管，其源極接工作電壓，其柵極與所述第一 P型MOS管的柵極連接，其漏極分 另IJ與所述第二N型MOS管的柵極、漏極連接； 第三N型MOS管，其漏極分別與所述第一N型MOS管的源極、所述第二N型MOS管的源極連 接;其柵極接偏置電壓，其源極接接地電壓。5. 根據(jù)權(quán)利要求2所述的電壓產(chǎn)生電路，其特征在于，當(dāng)所述第一電路包括多個(gè)串聯(lián)的 第一子電路時(shí)，所述第一子電路的數(shù)量為6。6. 根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第二電路包括:雙 極晶體管，該雙極晶體管耦接在工作電壓和接地電壓之間，且該雙極晶體管的輸出端作為 該第二電路的輸出端。7. -種帶隙基準(zhǔn)電壓產(chǎn)生方法，其特征在于，包括： 提供第一電路，用于產(chǎn)生與溫度成正比的第一電壓； 提供第二電路，用于產(chǎn)生與溫度成反比的第二電壓；以及， 將所述第一電壓和所述第二電壓相加，從而提供所述帶隙基準(zhǔn)電壓； 其中，所述第一電路由晶體管實(shí)現(xiàn)。8. 根據(jù)權(quán)利要求7所述的帶隙基準(zhǔn)電壓產(chǎn)生方法，其特征在于，該第一電路包括:一個(gè) 第一子電路，或者多個(gè)串聯(lián)的第一子電路； 其中，該第一子電路由晶體管實(shí)現(xiàn)。9. 根據(jù)權(quán)利要求8所述的帶隙基準(zhǔn)電壓產(chǎn)生方法，其特征在于，該第一子電路包括：多 個(gè)MOS管，且所述多個(gè)MOS管均工作在亞閾值區(qū)。10. 根據(jù)權(quán)利要求9所述的帶隙基準(zhǔn)電壓產(chǎn)生方法，其特征在于，所述多個(gè)MOS管包括： 第一 N型MOS管，其柵極作為該第一子電路的輸入端； 第二N型MOS管，其柵極作為該第一子電路的輸出端； 第一 P型MOS管，其源極接工作電壓，其漏極分別與其柵極、以及所述第一 N型MOS管的漏 極連接； 第二P型MOS管，其源極接工作電壓，其柵極與所述第一 P型MOS管的柵極連接，其漏極分 另IJ與所述第二N型MOS管的柵極、漏極連接； 第三N型MOS管，其漏極分別與所述第一N型MOS管的源極、所述第二N型MOS管的源極連 接;其柵極接偏置電壓，其源極接接地電壓。
【文檔編號(hào)】G05F1/565GK105955391SQ201610555895
【公開日】2016年9月21日
【申請(qǐng)日】2016年7月14日
【發(fā)明人】顧海濤, 樓文峰, 凌宇, 謝循, 盛文軍
【申請(qǐng)人】泰凌微電子（上海）有限公司