用于調(diào)節(jié)電壓的方法及電路的制作方法
【專利摘要】在所描述的實例中，響應(yīng)于第一參考電壓(REF1)，調(diào)節(jié)器(104)調(diào)節(jié)線路(102)的輸出電壓(VOUT)，使得所述輸出電壓(VOUT)近似等于目標電壓。響應(yīng)于所述輸出電壓(VOUT)上升到第二參考電壓(REF2)以上，下拉電路(106)從所述線路(102)汲取電流。響應(yīng)于所述輸出電壓(VOUT)下降到所述第二參考電壓(REF2)以下至少預(yù)定量，所述下拉電路(106)停止從所述線路(102)汲取電流。所述第一及第二參考電壓(REF1、REF2)是彼此基于相同的帶隙參考。
【專利說明】
用于調(diào)節(jié)電壓的方法及電路
技術(shù)領(lǐng)域
[0001]本發(fā)明通常涉及電子電路，且特定地說涉及一種用于調(diào)節(jié)電壓的方法及電路。
【背景技術(shù)】
[0002]調(diào)節(jié)器可將經(jīng)調(diào)節(jié)供應(yīng)電壓輸出到處理器(例如，一或多個微處理器、微控制器及/或數(shù)字信號處理器)。在一個實例中，調(diào)節(jié)器經(jīng)指定以輸出1.2伏特的經(jīng)調(diào)節(jié)供應(yīng)電壓(“目標電壓”)。然而，如果發(fā)生欠沖狀態(tài)(例如，其中經(jīng)調(diào)節(jié)供應(yīng)電壓比目標電壓低至少36毫伏)，那么處理器可自動地復(fù)位。
[0003]通過比較，處理器可容忍過沖狀態(tài)(例如，其中經(jīng)調(diào)節(jié)供應(yīng)電壓比目標電壓高預(yù)定電平)，前提是過沖狀態(tài)已持續(xù)相對較短時間(例如，以毫秒衡量)。然而，如果處理器的負載電流逐步下降(例如，Iys內(nèi)下降500mA)，那么其可導(dǎo)致過沖狀態(tài)接著導(dǎo)致欠沖狀態(tài)。為了減少過沖狀態(tài)，一種常規(guī)技術(shù)使用狀態(tài)機以控制(經(jīng)調(diào)節(jié)供應(yīng)電壓的)下拉持續(xù)預(yù)定恒定時間，但是如果發(fā)生一或多個環(huán)境(例如，工藝、電壓及/或溫度)狀態(tài)的變動，那么預(yù)定恒定時間可能是不適合的。

【發(fā)明內(nèi)容】

[0004]在所描述實例中，響應(yīng)于第一參考電壓，調(diào)節(jié)器調(diào)節(jié)線路的輸出電壓，使得所述輸出電壓近似等于目標電壓。響應(yīng)于所述輸出電壓上升到第二參考電壓以上，下拉電路從所述線路汲取電流。響應(yīng)于所述輸出電壓下降到所述第二參考電壓以下至少預(yù)定量，所述下拉電路停止從所述線路汲取電流。所述第一及第二參考電壓是基于彼此相同的帶隙參考。
【附圖說明】
[0005]圖1是用于調(diào)節(jié)電壓的電路的示意電路圖。
[0006]圖2是與常規(guī)狀態(tài)機技術(shù)相比示出圖1的電路的操作的第一組曲線圖。
[0007]圖3是與不同溫度下的常規(guī)狀態(tài)機技術(shù)相比示出圖1的在不同溫度下的電路的操作的第二組曲線圖。
【具體實施方式】
[0008]圖1是用于調(diào)節(jié)輸出線路102的電壓Vqut的電路(大致上以100指示)的示意電路圖。電路100包含:(a)用于調(diào)節(jié)Vqut的調(diào)節(jié)器，其由虛線封閉件104指示;及(b)用于調(diào)適性地從線路102汲取電流的下拉電路，其由虛線封閉件106指示。在一個實施例中:(a)電路106形成在與調(diào)節(jié)器104相同的集成電路內(nèi)；及(b)調(diào)節(jié)器104及電路106很大程度上受一或多個環(huán)境狀態(tài)的變動(例如工藝、電壓及/或溫度(“PVT”)變動)影響。
[0009]在調(diào)節(jié)器104中，放大器AMP具有輸出節(jié)點以及第一及第二輸入節(jié)點。輸出節(jié)點連接到η溝道場效應(yīng)晶體管(“NFET”)(即，Μ1)的柵極。第一輸入節(jié)點連接到參考電壓REFl =a.BG，其中a是常數(shù)且BG是帶隙。第二輸入節(jié)點連接在其電阻分別為Rl及R2的第一電阻器與第二電阻器之間。
[0010]Ml的漏極連接到電壓供應(yīng)節(jié)點VSUP 的源極通過串聯(lián)的第一及第二電阻器(具有電阻Rl及R2)耦合到接地，如圖1中所示。此外，線路102連接到Ml的第二源極/漏極。Ml操作為功率輸出級。Ml相對較大，其:(a)降低Ml的漏極與源極之間的電阻(且類似地，降低壓降)；(b)增加用于傳導(dǎo)電流(例如，lamp)的Ml容量;及(c)改進Ml的瞬態(tài)響應(yīng)。因此，Ml的柵極-源極電容(“Cgs”)及柵極-漏極電容(“Cgd”)相對較大。
[0011]在此實例中，調(diào)節(jié)器104經(jīng)指定以輸出Vqut=1.2伏特(“目標電壓”)作為到處理器的經(jīng)調(diào)節(jié)供應(yīng)電壓。此處理器的電容負載及電流負載(例如，?500mA)在圖1中表示為電容器108及電流源110，其耦合在線路102與接地之間。響應(yīng)于REFl，AMP操作以調(diào)節(jié)Vqut?REFl.(Rl+R2)/R2，使得REFl.(Rl+R2)/R2是目標電壓。為了此操作，VSUP的電壓電平比Volit大至少一定降壓。因此，降壓是:(a)用于此操作的VSUP的最小電壓電平;與(b)VQUT之間的差值。
[0012]在電路106中，比較器COMP具有第一及第二輸出節(jié)點以及第一及第二輸入節(jié)點。第一輸出節(jié)點經(jīng)連接以操作開關(guān)112。第二輸出節(jié)點經(jīng)連接以操作開關(guān)114。第一輸入節(jié)點連接到線路102。第二輸入節(jié)點連接到比較電壓REF2=[ ALov]+REFl.(Rl+R2)/R2，其中Δ Lov是用于檢測過沖狀態(tài)的預(yù)定電平，使得COMP響應(yīng)于Vciut超過REFl.(Rl+R2)/R2至少Δ Lqv而檢測過沖狀態(tài)。在實例實施例中，REF2是來自調(diào)節(jié)器104的Vqut的近似(而又低于)允許最大電平。
[0013]VSUP通過電流源116耦合到NFET(S卩，M2)的漏極。M2的漏極連接到M2的柵極。M2的源極連接到接地。線路102連接到NFET(即，M3)的漏極。M3的源極連接到接地。
[0014]M3的柵極經(jīng)選擇性地:(a)由開關(guān)112連接到M2的柵極及與M2的柵極斷開;及(b)由開關(guān)114連接到接地及與接地斷開。例如，響應(yīng)于Vqut上升到REF2以上(VQUT>REF2):(a)C0MP的第一輸出節(jié)點(“+” )的二進制邏輯狀態(tài)=I，其閉合開關(guān)112以將M3的柵極連接到M2的柵極；(b) COMP的第二輸出節(jié)點()的二進制邏輯狀態(tài)=O，其斷開開關(guān)114以將M3的柵極與接地斷開;及(c)因此，M3接通并操作為M2的電流鏡，其從電流源116傳導(dǎo)基本上恒定量的電流。
[0015]以所述方式，M3操作為下拉晶體管用于選擇性地從線路102汲取下拉電流。在此實例中，當M3接通時，其迅速地將來自線路102的電流下拉?120mA。
[0016]相反地，響應(yīng)于Vqut下降到REF2-Hval以下(Vqut彡REF2-Hval，其中Hval是預(yù)定滯后量，其降低對來自較高結(jié)合電感的瞬態(tài)突波的靈敏度):(a)COMP的第一輸出節(jié)點(“+”)的二進制邏輯狀態(tài)=0，其斷開開關(guān)112以將M3的柵極與M2的柵極斷開；(b)COMP的第二輸出節(jié)點
的二進制邏輯狀態(tài)=1，其閉合開關(guān)114以將M3的柵極連接到接地;及(c)因此M3關(guān)斷，使得M3停止從線路102汲取下拉電流。
[0017]響應(yīng)于較大的過沖狀態(tài)，M3保持接通持續(xù)較長時段。相比之下，響應(yīng)于較小的過沖狀態(tài)，M3保持接頭持續(xù)較短時段。以所述方式，電路106適用于過沖狀態(tài)且因此控制M3的接通時間，這幫助減小過沖狀態(tài)之后出現(xiàn)欠沖狀態(tài)的概率(例如，響應(yīng)于線路102上的負載電流在Iys內(nèi)從515mA逐步降低為15mA)。
[0018]例如，在控制M3的接通時間的起點及持續(xù)時間時，電路106并未取決于常規(guī)的狀態(tài)機技術(shù)。相反地，在調(diào)節(jié)器104的正常操作期間，電路106響應(yīng)于COMP在REF2與Vqut之間的比較而控制M3的接通時間的起點及持續(xù)時間。REFl及REF2是基于彼此相同的BG參考。因此，調(diào)節(jié)器104及電路106很大程度上受一個或多個環(huán)境狀態(tài)的變動影響，因此電路106自動地且適當?shù)卣{(diào)適M3的接通時間的起點及持續(xù)時間。此技術(shù)幫助:(a)實現(xiàn)Ml柵極處的更快穩(wěn)定；及(b)減小過沖狀態(tài)之后出現(xiàn)欠沖狀態(tài)的概率。
[0019]此外，通過自動地且適當?shù)卣{(diào)適M3的接通時間的起點及持續(xù)時間，電路106基本上避免調(diào)節(jié)器104的環(huán)路控制中斷。例如，當Vqut上升時，Ml的Cgs將瞬態(tài)電流注入Ml的柵極中，這影響Ml的柵極處的穩(wěn)定。當M3接通時，其對此瞬態(tài)電流放電。相反地，當M3關(guān)斷時，其停止對此瞬態(tài)電流放電。
[0020]圖2是與常規(guī)狀態(tài)機技術(shù)相比示出電路100的操作的第一組曲線圖。在圖2中，第一曲線圖202示出:(a)無電路106的Vqut的軌跡204;及(b)具有電路106的Vqut的軌跡206。第二曲線圖208示出COMP的第一輸出節(jié)點(“+”)的軌跡。第三曲線圖210示出通過M3的下拉電流的軌跡。第四曲線圖212示出線路102上的(例如，電流源110的)負載電流在Iys內(nèi)從515mA逐步降低為15mA。
[0021]圖3是與不同溫度下的常規(guī)狀態(tài)機技術(shù)相比示出在不同溫度下的電路100的操作的第二組曲線圖。在圖3中，第一曲線圖302示出:(a)在27°C下操作且具有電路106的Vqut的軌跡304; (b)在180°C下操作且具有電路106的Vqut的軌跡306;及(c)在180°C下操作且無電路106的Vqut的軌跡308。第二曲線圖310示出:(a)在27°C下操作時⑶MP的第一輸出節(jié)點(“+”)的軌跡312;及(b)在180 °C下操作時COMP的第一輸出節(jié)點(“+”)的軌跡314。第三曲線圖316示出:(a)在27°C下操作時通過M3的下拉電流的軌跡318;及(b)在180°C下操作時通過M3的下拉電流的軌跡320。
[0022]此外，在圖3中，第四曲線圖322示出在180°C下操作時常規(guī)的狀態(tài)機技術(shù)的下拉控制信號的軌跡324，這近似與在27°C下操作時相同。軌跡324具有預(yù)定恒定持續(xù)時間，但是如果一或多個環(huán)境狀態(tài)發(fā)生變動，那么預(yù)定恒定持續(xù)時間可能是不合適的。第五曲線圖326示出在180 °C下操作時常規(guī)的狀態(tài)機技術(shù)的下拉控制信號的軌跡328。第六曲線圖330示出線路102上的負載電流在Iys內(nèi)從515mA逐步降低為15mA。
[0023]在圖3的特定實例中，當在27°C下操作時，軌跡312近似與軌跡324相同。通過比較，在180 °C下操作時，軌跡314顯著不同于軌跡324。因此，常規(guī)的狀態(tài)機技術(shù)的下拉控制信號(如由具有預(yù)定恒定持續(xù)時間的軌跡324所示)潛在地增加:(a)—或多個環(huán)境狀態(tài)下的穩(wěn)定時間;及(b)過沖狀態(tài)之后出現(xiàn)欠沖狀態(tài)的概率。
[0024]所述實施例中可進行修改且其它實施例可在權(quán)利要求書的范圍內(nèi)。
【主權(quán)項】
1.一種用于調(diào)節(jié)電壓的電路，所述電路包括: 調(diào)節(jié)器，其用于響應(yīng)于第一參考電壓而調(diào)節(jié)線路的輸出電壓使得所述輸出電壓近似等于目標電壓;及 下拉電路，其用于:響應(yīng)于所述輸出電壓上升到第二參考電壓以上而從所述線路汲取電流;且響應(yīng)于所述輸出電壓下降到所述第二參考電壓以下至少預(yù)定量而停止從所述線路汲取電流，其中所述第一及第二參考電壓是彼此基于相同的帶隙參考。2.根據(jù)權(quán)利要求1所述的電路，其中所述調(diào)節(jié)器及所述下拉電路同等地受一或多個環(huán)境狀況的變動影響。3.根據(jù)權(quán)利要求1所述的電路，其中所述環(huán)境狀況包含工藝、電壓及溫度中的至少一者。4.根據(jù)權(quán)利要求3所述的電路，其中所述環(huán)境狀況包含工藝、電壓及溫度中的至少兩者。5.根據(jù)權(quán)利要求1所述的電路，其中所述輸出電壓是到處理器的供應(yīng)電壓。6.根據(jù)權(quán)利要求1所述的電路，其中所述第二參考電壓等于所述目標電壓加ALov， 其中A Lov是用于檢測過沖狀況的預(yù)定電平。7.根據(jù)權(quán)利要求1所述的電路，其中所述第二參考電壓低于所述輸出電壓的允許最大電平。8.根據(jù)權(quán)利要求1所述的電路，其中所述調(diào)節(jié)器包含其電阻分別是Rl及R2的第一及第二電阻器，其中所述線路是通過串聯(lián)的所述第一及第二電阻器耦合到接地，且其中所述目標電壓等于所述第一參考電壓乘以(Rl+R2)/R2。9.根據(jù)權(quán)利要求1所述的電路，其中所述下拉電路包含比較器，所述比較器用于:比較所述輸出電壓與所述第二參考電壓;且響應(yīng)于所述比較而輸出至少一個信號。10.根據(jù)權(quán)利要求1所述的電路，其中汲取電流包含:汲取基本上恒定量的電流。11.一種調(diào)節(jié)電壓的方法，所述方法包括: 利用調(diào)節(jié)器響應(yīng)于第一參考電壓而調(diào)節(jié)線路的輸出電壓使得所述輸出電壓近似等于目標電壓;及 利用下拉電路響應(yīng)于所述輸出電壓上升到第二參考電壓以上而從所述線路汲取電流；且響應(yīng)于所述輸出電壓下降到所述第二參考電壓以下至少預(yù)定量而停止從所述線路汲取電流，其中所述第一及第二參考電壓是彼此基于相同的帶隙參考。12.根據(jù)權(quán)利要求11所述的方法，其中所述調(diào)節(jié)器及所述下拉電路同等地受一或多個環(huán)境狀況的變動影響。13.根據(jù)權(quán)利要求11所述的方法，其中所述環(huán)境狀況包含工藝、電壓及溫度中的至少一者。14.根據(jù)權(quán)利要求13所述的方法，其中所述環(huán)境狀況包含工藝、電壓及溫度中的至少兩者。15.根據(jù)權(quán)利要求11所述的方法，其中所述輸出電壓是到處理器的供應(yīng)電壓。16.根據(jù)權(quán)利要求11所述的方法，其中所述第二參考電壓等于所述目標電壓加ALov，其中A Lov是用于檢測過沖狀況的預(yù)定電平。17.根據(jù)權(quán)利要求11所述的方法，其中所述第二參考電壓低于所述輸出電壓的允許最大電平。18.根據(jù)權(quán)利要求11所述的方法，其中所述調(diào)節(jié)器包含其電阻分別是Rl及R2的第一及第二電阻器，其中所述線路是通過串聯(lián)的所述第一及第二電阻器耦合到接地，且其中所述目標電壓等于所述第一參考電壓乘以(Rl+R2)/R2。19.根據(jù)權(quán)利要求11所述的方法，其中所述下拉電路包含比較器，且包含: 利用所述比較器比較所述輸出電壓與所述第二參考電壓;且響應(yīng)于所述比較而輸出至少一個信號。20.根據(jù)權(quán)利要求11所述的方法，其中汲取電流包含:汲取基本上恒定量的電流。21.—種用于調(diào)節(jié)電壓的電路，所述電路包括: 調(diào)節(jié)器，其用于響應(yīng)于第一參考電壓而調(diào)節(jié)線路的輸出電壓使得所述輸出電壓近似等于目標電壓;及 下拉電路，其用于:響應(yīng)于所述輸出電壓上升到第二參考電壓以上而從所述線路汲取基本上恒定量的電流;且響應(yīng)于所述輸出電壓下降到所述第二參考電壓以下至少預(yù)定量而停止從所述線路汲取所述電流，其中所述第二參考電壓等于所述目標電壓加ALov，其中△Lov是用于檢測過沖狀況的預(yù)定電平，且其中所述第二參考電壓低于所述輸出電壓的允許最大電平； 其中所述第一及第二參考電壓是彼此基于相同的帶隙參考，所述調(diào)節(jié)器及所述下拉電路同等地受一或多個環(huán)境狀況的變動影響，且所述環(huán)境狀況包含工藝、電壓及溫度中的至少一者。22.根據(jù)權(quán)利要求21所述的電路，其中所述輸出電壓是到處理器的供應(yīng)電壓。23.根據(jù)權(quán)利要求21所述的電路，其中所述調(diào)節(jié)器包含其電阻分別是Rl及R2的第一及第二電阻器，其中所述線路是通過串聯(lián)的所述第一及第二電阻器耦合到接地，且其中所述目標電壓等于所述第一參考電壓乘以(Rl+R2)/R2。24.根據(jù)權(quán)利要求21所述的電路，其中所述下拉電路包含比較器，所述比較器用于: 比較所述輸出電壓與所述第二參考電壓;且響應(yīng)于所述比較而輸出至少一個信號。
【文檔編號】G05F1/565GK106030435SQ201480075819
【公開日】2016年10月12日
【申請日】2014年9月29日
【發(fā)明人】西努·戈帕爾拉朱, 帕特里克·邁克爾·泰特魯?shù)? 尚木加南德·凱拉穆圖
【申請人】德州儀器公司