一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路的制作方法
【專利摘要】本實(shí)用新型公開(kāi)一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路，包括由負(fù)載電阻R1、R2和偏置電阻R3，工作在深度負(fù)反饋的運(yùn)算放大器A1，晶體管Q1、Q2構(gòu)成的傳統(tǒng)的基準(zhǔn)電路，還包括運(yùn)放失調(diào)電壓補(bǔ)償電路，該補(bǔ)償電路由構(gòu)造相同的二極管電阻分流電路A和二極管電阻分流電路B構(gòu)成，二極管電阻分流電路A與晶體管Q1并聯(lián)，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3并聯(lián)。由于本專利增設(shè)了運(yùn)放失調(diào)電壓補(bǔ)償電路，利用了二極管電阻分流電路，可大大降低輸出基準(zhǔn)電壓中運(yùn)放失調(diào)電壓的影響，提高了基準(zhǔn)電壓源的輸出基準(zhǔn)電壓精度。
【專利說(shuō)明】
一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路
技術(shù)領(lǐng)域
[0001] 本實(shí)用新型涉及一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路。
【背景技術(shù)】
[0002] 隨著系統(tǒng)集成技術(shù)的飛速發(fā)展，帶隙基準(zhǔn)源已成為大規(guī)模或超大規(guī)模集成電路中 不可缺少的基本電路模塊?；鶞?zhǔn)電壓源是數(shù)字模擬射頻集成電路系統(tǒng)中重要的組成部分， 它為系統(tǒng)提供一個(gè)恒定的直流參考電壓，高性能的基準(zhǔn)電壓源將直接影響到整體電路的性 能和精度。而基準(zhǔn)電路內(nèi)部運(yùn)算放大器失調(diào)電壓的存在是不可避免的，為得到高性能的帶 隙基準(zhǔn)電壓源降低運(yùn)算放大器的失調(diào)電壓顯得尤為重要。
[0003] 目前，國(guó)內(nèi)外提出了多種不同的運(yùn)放失調(diào)電壓補(bǔ)償方案來(lái)減小失調(diào)電壓Vos的影 響進(jìn)而提高基準(zhǔn)電路的性能，目前出現(xiàn)的減小失調(diào)電壓技術(shù)包括:1)、運(yùn)算放大器采用大尺 寸器件并且仔細(xì)調(diào)整版圖的布局使得失調(diào)降到最小；2)、增大兩晶體三極管的集電極電流 的比率m，同時(shí)增大兩負(fù)載電流的比率n，達(dá)到增大正溫度系數(shù)電壓A VBE，相當(dāng)于減小了失調(diào) 電壓的影響;3)、電路的每個(gè)分支可以采用兩個(gè)pn結(jié)串聯(lián)的形式使A 增加一倍，減小失調(diào) 電壓的作用效果。
[0004] 傳統(tǒng)的帶隙基準(zhǔn)電路如圖1所示，考慮運(yùn)放失調(diào)電壓Vos時(shí)，其具體實(shí)現(xiàn)過(guò)程為:設(shè) R1和R2的比例系數(shù)是m，使得iFmXh。忽略基極電流并假定A1很大，
[0005] ^jaa - ~ ^Jtsa T (1)
[0006] ~ ^BS2 ^^ ^7)^C2 (2)
[0007] ^ 〔1+及〇--~] (3)
[0008] 其中，乂吧和乂剛是晶體管Q1和Q2的發(fā)射極基極電壓，是和絕對(duì)溫度成反比的負(fù)溫 度系數(shù)電壓;R2、R3是電阻;VT是一階負(fù)溫度系數(shù)電壓，+，K是玻爾茲曼常數(shù)、q是單位 電荷電量、T是絕對(duì)溫度。從上式可看到，對(duì)傳統(tǒng)的降低失調(diào)電壓影響其思想是:通過(guò)增大方 括號(hào)中第一項(xiàng)的值而相當(dāng)于減小了失調(diào)電壓Vos對(duì)輸出基準(zhǔn)電壓Vout的影響。
[0009] 現(xiàn)有技術(shù)中的一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路如圖2所示，其包含兩個(gè)串 聯(lián)基極-射極電壓的基準(zhǔn)產(chǎn)生器，并增加四個(gè)PM0S晶體管Ml~M4。其對(duì)運(yùn)放失調(diào)電壓的補(bǔ)償 思想同樣為增大輸出電壓中其他項(xiàng)的比重，間接降低失調(diào)電壓Vos的作用效果。
[0010] 傳統(tǒng)的基準(zhǔn)電壓源的缺點(diǎn)在于:通過(guò)增大方括號(hào)中第一項(xiàng)的值，vBE同樣要增大，在 低電源電壓下運(yùn)算放大器很難達(dá)到很大的Vout值;在標(biāo)準(zhǔn)的CMOS工藝中也是很難實(shí)現(xiàn);為滿 足帶隙基準(zhǔn)的要求，還必須保證兩個(gè)晶體管的偏置電流具有相同的溫度特性，但在實(shí)際電 路中并不能做到;除此之外，電路中運(yùn)算放大器沒(méi)有阻性負(fù)載，擔(dān)PM0S器件的失配和溝道長(zhǎng) 度調(diào)制效應(yīng)都會(huì)在輸出引入誤差。因此，帶隙基準(zhǔn)電路的整體特性依然沒(méi)有改善，不能達(dá)到 在實(shí)際中廣泛的應(yīng)用。
[0011] 對(duì)于目前出現(xiàn)的運(yùn)放失調(diào)電壓補(bǔ)償方法大都采用增大公式（3)中方括號(hào)中第一 項(xiàng)，間接減小Vos的影響，沒(méi)有直接降低Vos的大小，因此，補(bǔ)償后的失調(diào)電壓依然很大，對(duì)電 路系統(tǒng)的影響一直存在。 【實(shí)用新型內(nèi)容】
[0012] 為了解決現(xiàn)有技術(shù)存在的不足，本實(shí)用新型的目的是提供一種降低運(yùn)放失調(diào)電壓 影響的基準(zhǔn)電路。該基準(zhǔn)電路使用二極管電阻分流電路，通過(guò)調(diào)整適當(dāng)參數(shù)直接有效降低 運(yùn)算放大器的失調(diào)電壓，解決帶隙基準(zhǔn)電路中運(yùn)放失調(diào)電壓較大的問(wèn)題。
[0013] 為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是：
[0014] 一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路，包括負(fù)載電阻R1、R2和偏置電阻R3,工作 在深度負(fù)反饋的運(yùn)算放大器A1，晶體管Q1、Q2,其中，由晶體管Q1與負(fù)載電阻R1串連后構(gòu)成 的電路，與由晶體管Q2、偏置電阻R3、負(fù)載電阻R2依次串接組成的電路并聯(lián)，工作在深度負(fù) 反饋的運(yùn)算放大器A1的兩個(gè)輸入端中，一個(gè)輸入端與晶體管Q1的發(fā)射極連接，另一個(gè)輸入 端連接在偏置電阻R3與負(fù)載電阻R2之間的電路上，還包括運(yùn)放失調(diào)電壓補(bǔ)償電路，該補(bǔ)償 電路由構(gòu)造相同的二極管電阻分流電路A和二極管電阻分流電路B構(gòu)成，二極管電阻分流電 路A與晶體管Q1并聯(lián)，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3并聯(lián)。
[0015] 進(jìn)一步地，所述二極管電阻分流電路A是由NPN型三極管Q3和電阻R4構(gòu)成，二極管 電阻分流電路B是由NPN型三極管Q4和電阻R5構(gòu)成，電阻R4和電阻R5的阻值相等，NPN型三極 管Q3和NPN型三極管Q4的并聯(lián)個(gè)數(shù)相同；所述的晶體管Q1、Q2為NPN型三極管，NPN型三極管 Q3、Q4以及晶體管Q1、Q2中的所有基極和集電極接地。NPN型三極管Q3和NPN型三極管Q4在該 電路中等同于二極管。
[0016]進(jìn)一步地，所述的負(fù)載電阻R1的阻值和負(fù)載電阻R2的阻值相等。
[0017]本實(shí)用新型的有益效果：
[0018] 由于本專利增設(shè)了運(yùn)放失調(diào)電壓補(bǔ)償電路，利用了二極管電阻分流電路，可大大 降低輸出基準(zhǔn)電壓中運(yùn)放失調(diào)電壓的影響，提高了基準(zhǔn)電壓源的輸出基準(zhǔn)電壓精度。所述 該運(yùn)放失調(diào)電壓補(bǔ)償電路結(jié)構(gòu)簡(jiǎn)單容易實(shí)現(xiàn)，在實(shí)際電路中很明確的調(diào)整某些參數(shù)即可設(shè) 計(jì)出低失調(diào)電壓的帶隙基準(zhǔn)源，具有更強(qiáng)的實(shí)用性。在目前出現(xiàn)的大多數(shù)技術(shù)中，并不能直 接有效的降低運(yùn)放的輸出電壓的影響，本發(fā)明中是通過(guò)調(diào)節(jié)電阻R2與R5的比值直接降低失 調(diào)電壓對(duì)輸出基準(zhǔn)電壓的影響。
【附圖說(shuō)明】
[0019] 下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明：
[0020] 圖1是運(yùn)放失調(diào)電壓未補(bǔ)償?shù)膸峨妷夯鶞?zhǔn)電路圖；
[0021] 圖2是現(xiàn)有技術(shù)中的一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路；
[0022] 圖3是本發(fā)明降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路圖。
[0023] 其中，圖上R1~R5是電阻;A1是運(yùn)算放大器;Q1~Q4是NPN型三極管;Ml~M4為PM0S 晶體管。
【具體實(shí)施方式】
[0024]如圖2所示，一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路，包括負(fù)載電阻R1、R2和偏置 電阻R3,工作在深度負(fù)反饋的運(yùn)算放大器A1，晶體管Q1、Q2,其中，由晶體管Q1與負(fù)載電阻R1 串連后構(gòu)成的電路，與由晶體管Q2、偏置電阻R3、負(fù)載電阻R2依次串接組成的電路并聯(lián)，工 作在深度負(fù)反饋的運(yùn)算放大器A1的兩個(gè)輸入端中，一個(gè)輸入端與晶體管Q1的發(fā)射極連接， 另一個(gè)輸入端連接在偏置電阻R3與負(fù)載電阻R2之間的電路上，還包括運(yùn)放失調(diào)電壓補(bǔ)償電 路，該補(bǔ)償電路由構(gòu)造相同的二極管電阻分流電路A和二極管電阻分流電路B構(gòu)成，二極管 電阻分流電路A與晶體管Q1并聯(lián)，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3 并聯(lián)。負(fù)載電阻R1、R2與工作在深度負(fù)反饋的運(yùn)算放大器用于穩(wěn)定X、Y點(diǎn)的電壓，確保該兩 點(diǎn)的電壓近似相等。偏置電阻R3和晶體管產(chǎn)生與正溫度相關(guān)的電壓A VBE，該電壓與負(fù)溫度 相關(guān)的電壓A VBE適當(dāng)權(quán)重相加，達(dá)到與溫度無(wú)關(guān)的輸出基準(zhǔn)電壓。二極管電阻分流電路用 于減小三極管Q1、Q2集電極電流，進(jìn)而減小失調(diào)電壓對(duì)A VBE的影響，提高帶隙基準(zhǔn)電壓源的 性能。具體方法是基于帶隙基準(zhǔn)原有的溫度補(bǔ)償思想，利用具有正溫度特性的晶體管基極-發(fā)射極電壓差A(yù) VBE與具有負(fù)溫度特性的基極-發(fā)射極電壓VBE適當(dāng)?shù)臋?quán)重相加，來(lái)抵消溫度 對(duì)輸出電壓的影響，從而實(shí)現(xiàn)與溫度無(wú)關(guān)的輸出電壓。
[0025] 進(jìn)一步地，所述二極管電阻分流電路A是由NPN型三極管Q3和電阻R4構(gòu)成，二極管 電阻分流電路B是由NPN型三極管Q4和電阻R5構(gòu)成，電阻R4和電阻R5的阻值相等，NPN型三極 管Q3和NPN型三極管Q4的并聯(lián)個(gè)數(shù)相同；所述的晶體管Q1、Q2為NPN型三極管，NPN型三極管 Q3、Q4以及晶體管Q1、Q2中的所有基極和集電極接地。NPN型三極管Q3和NPN型三極管Q4在該 電路中等同于二極管。所述的負(fù)載電阻R1的阻值和負(fù)載電阻R2的阻值相等。本結(jié)構(gòu)中的失 調(diào)電壓Vos的系數(shù)只與AVbe的部分系數(shù)電阻R2、R5相關(guān)，可以通過(guò)調(diào)節(jié)電阻R2與R5的比值來(lái) 減小失調(diào)電壓的影響，當(dāng)R2: R5的值小于1時(shí)，失調(diào)電壓被降低，而非傳統(tǒng)結(jié)構(gòu)或其他方案中 失調(diào)電壓被放大。
[0026]以上所述是本實(shí)用新型的優(yōu)選實(shí)施方式而已，當(dāng)然不能以此來(lái)限定本實(shí)用新型之 權(quán)利范圍，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行 修改或者等同替換，都不脫離本實(shí)用新型技術(shù)方案的保護(hù)范圍。
【主權(quán)項(xiàng)】
1. 一種降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路，包括負(fù)載電阻R1、R2和偏置電阻R3,工作在 深度負(fù)反饋的運(yùn)算放大器Al，晶體管Q1、Q2,其中，由晶體管Ql與負(fù)載電阻Rl串連后構(gòu)成的 電路，與由晶體管Q2、偏置電阻R3、負(fù)載電阻R2依次串接組成的電路并聯(lián)，工作在深度負(fù)反 饋的運(yùn)算放大器Al的兩個(gè)輸入端中，一個(gè)輸入端與晶體管Ql的發(fā)射極連接，另一個(gè)輸入端 連接在偏置電阻R3與負(fù)載電阻R2之間的電路上，其特征在于:還包括運(yùn)放失調(diào)電壓補(bǔ)償電 路，該補(bǔ)償電路由構(gòu)造相同的二極管電阻分流電路A和二極管電阻分流電路B構(gòu)成，二極管 電阻分流電路A與晶體管Q1并聯(lián)，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3 并聯(lián)。2. 根據(jù)權(quán)利要求1所述的降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路，其特征在于:所述二極管 電阻分流電路A是由NPN型三極管Q3和電阻R4構(gòu)成，二極管電阻分流電路B是由NPN型三極管 Q4和電阻R5構(gòu)成，電阻R4和電阻R5的阻值相等，NPN型三極管Q3和NPN型三極管Q4的并聯(lián)個(gè) 數(shù)相同；所述的晶體管Q1、Q2為NPN型三極管，NPN型三極管Q3、Q4以及晶體管Q1、Q2中的所有 基極和集電極接地;NPN型三極管Q3和NPN型三極管Q4在該電路中等同于二極管。3. 根據(jù)權(quán)利要求1所述的降低運(yùn)放失調(diào)電壓影響的基準(zhǔn)電路，其特征在于:所述的負(fù)載 電阻Rl的阻值和負(fù)載電阻R2的阻值相等。
【文檔編號(hào)】G05F1/56GK205507602SQ201620334244
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年4月20日
【發(fā)明人】陳忠學(xué), 章國(guó)豪, 林俊明, 唐杰, 何全, 余凱
【申請(qǐng)人】佛山臻智微芯科技有限公司