本發(fā)明屬于軟件測評領(lǐng)域，具體涉及一種基于單個存儲器的星載多處理器系統(tǒng)及其啟動方法。

背景技術(shù)：

1、隨著衛(wèi)星在軌數(shù)據(jù)處理需求的增加，在單一設(shè)備中并行存在多個處理器也越來越常見。按照傳統(tǒng)設(shè)計方法，需要為每個處理器都配置專有的程序存儲器，使得處理器在脫離復位后能夠從程序存儲器中加載啟動程序，一般處理器使用的程序存儲器都管腳數(shù)量較多的并行接口。由于存儲芯片占用的印制板面積受管腳數(shù)量影響最大，因此傳統(tǒng)的方式需要較大的印制板面積，進而增大設(shè)備體積，提高衛(wèi)星研制和發(fā)射成本。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種基于單個存儲器的星載多處理器系統(tǒng)及其啟動方法，主要面向由于空間受限的航天器嵌入式系統(tǒng)，無法為每個處理器配置專門的存儲芯片，實現(xiàn)將串行數(shù)據(jù)流轉(zhuǎn)化為并行數(shù)據(jù)流，使用有限的fpga資源模擬處理器啟動時需訪問的程序空間。

2、本發(fā)明的技術(shù)方案是：一種基于單個存儲器的星載多處理器系統(tǒng)，包括處理器、fpga軟件模塊和啟動存儲器；

3、所述處理器是星載多處理器系統(tǒng)中需要讀取啟動程序的處理器芯片，所述處理器的數(shù)量有；每個處理器都具備處理器數(shù)據(jù)讀取接口、處理器復位接口和處理器ready接口；

4、所述fpga軟件模塊包括數(shù)據(jù)請求中繼模塊和分時啟動控制模塊；

5、所述數(shù)據(jù)請求中繼模塊：能夠接收處理器數(shù)據(jù)讀取接口的請求；能夠通過處理器ready接口掛起處理器的訪問；能夠發(fā)起對啟動存儲器的數(shù)據(jù)請求；能夠接收啟動存儲器返回的數(shù)據(jù)；能夠?qū)哟鎯ζ鞣祷氐臄?shù)據(jù)返回給處理器；

6、所述分時啟動控制模塊用于控制多個處理器的順序啟動；每個處理器在完成啟動后，通知分時啟動控制模塊，分時啟動控制模塊開始啟動下一個處理器。

7、進一步的，所述處理器數(shù)據(jù)讀取接口的類型為并行接口或者串行接口；多個處理器能夠選用不同的處理器數(shù)據(jù)讀取接口類型。

8、本發(fā)明還提供基于單個存儲器的星載多處理器系統(tǒng)啟動方法，處理器有n個，n大于等于2；

9、具體步驟如下：

10、步驟一、fpga軟件模塊的的分時啟動控制模塊在復位完成后，通過處理器復位接口啟動處理器1；

11、步驟二、處理器1通過處理器數(shù)據(jù)讀取接口向數(shù)據(jù)請求中繼模塊發(fā)出數(shù)據(jù)請求；

12、步驟三、數(shù)據(jù)請求中繼模塊通過處理器ready接口掛起處理器1的請求；

13、步驟四、數(shù)據(jù)請求中繼模塊通過啟動存儲器的數(shù)據(jù)接口獲取數(shù)據(jù)；

14、步驟五、數(shù)據(jù)請求中繼模塊將步驟四中啟動存儲器的數(shù)據(jù)接口獲取的數(shù)據(jù)通過處理器數(shù)據(jù)讀取接口返回給處理器1；

15、步驟六、數(shù)據(jù)請求中繼模塊通過處理器ready接口釋放處理器1的數(shù)據(jù)請求；

16、步驟七、重復步驟一到步驟六，直到處理器1讀取完畢所有啟動程序；

17、步驟八、處理器1通過處理器啟動完成后的通知接口通知分時啟動控制模塊；

18、步驟九、分時啟動控制模塊啟動通過處理器復位接口啟動處理器2；

19、步驟十、重復步驟一到步驟九，直到處理器n啟動完畢。

20、本發(fā)明的有益效果是：本發(fā)明提供一種基于單個存儲器的星載多處理器系統(tǒng)及其啟動方法，可以用于星載的高速處理系統(tǒng)中，一般高速處理系統(tǒng)在單板上都會均具有多個dsp、通用處理器和fpga芯片的組合。這些芯片一般都使用并行存儲器作為啟動存儲器，且都需要在脫離復位后將啟動程序一次性加載到內(nèi)存中，在加載完成后不會再對啟動區(qū)進行讀寫訪問。使用本發(fā)明后，可以只保留一個啟動存儲器芯片，降低印制板面積，降低設(shè)備功耗和散熱處理需求，進而降低研發(fā)和發(fā)射成本。

21、本發(fā)明減少了多處理器系統(tǒng)對存儲器數(shù)量的需求，節(jié)約印制板面積。

22、本發(fā)明充分利用了一般系統(tǒng)中普遍存在的fpga芯片，充分發(fā)揮了fpga芯片的剩余價值。

技術(shù)特征：

1.一種基于單個存儲器的星載多處理器系統(tǒng)，其特征在于：包括處理器（1）、fpga軟件模塊（2）和啟動存儲器（3）；

2.根據(jù)權(quán)利要求1所述的一種基于單個存儲器的星載多處理器系統(tǒng)，其特征在于：所述處理器數(shù)據(jù)讀取接口的類型為并行接口或者串行接口；多個處理器（1）能夠選用不同的處理器數(shù)據(jù)讀取接口類型。

3.根據(jù)權(quán)利要求1或2所述的一種基于單個存儲器的星載多處理器系統(tǒng)實現(xiàn)的基于單個存儲器的星載多處理器系統(tǒng)啟動方法，其特征在于，處理器有n個，n大于等于2；

技術(shù)總結(jié)
本發(fā)明公開了一種基于單個存儲器的星載多處理器系統(tǒng)，包括處理器、FPGA軟件模塊和啟動存儲器；處理器是星載多處理器系統(tǒng)中需要讀取啟動程序的處理器芯片，處理器的數(shù)量有；FPGA軟件模塊包括數(shù)據(jù)請求中繼模塊和分時啟動控制模塊；數(shù)據(jù)請求中繼模塊：能夠接收處理器數(shù)據(jù)讀取接口的請求；能夠通過處理器READY接口掛起處理器的訪問；能夠發(fā)起對啟動存儲器的數(shù)據(jù)請求；能夠接收啟動存儲器返回的數(shù)據(jù)；能夠?qū)哟鎯ζ鞣祷氐臄?shù)據(jù)返回給處理器；分時啟動控制模塊用于控制多個處理器的順序啟動；每個處理器在完成啟動后，通知分時啟動控制模塊，分時啟動控制模塊開始啟動下一個處理器。使用有限的FPGA資源模擬處理器啟動時需訪問的程序空間。

技術(shù)研發(fā)人員：周華,王光宗,劉春曄,樂國慶,丁莞津,王小雷,余婷
受保護的技術(shù)使用者：中國科學院微小衛(wèi)星創(chuàng)新研究院
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8