本申請涉及數(shù)據(jù)傳輸領(lǐng)域，尤其涉及一種數(shù)據(jù)傳輸系統(tǒng)、芯片及電子設(shè)備。

背景技術(shù)：

1、在一些場景下，設(shè)備間可以通過串行外設(shè)接口（serial?peripheral?interface，spi）協(xié)議進行數(shù)據(jù)傳輸。例如，在顯示設(shè)備場景，可以通過spi協(xié)議將數(shù)據(jù)從主設(shè)備傳輸至顯示屏上進行顯示。

2、在相關(guān)技術(shù)中，當(dāng)主設(shè)備需要傳輸數(shù)據(jù)時，可以通過中央處理器（centralprocessing?unit，cpu）去讀取指定內(nèi)存地址的目標(biāo)數(shù)據(jù)，并將目標(biāo)數(shù)據(jù)搬運至主設(shè)備的緩存區(qū)，最后根據(jù)內(nèi)部的時鐘信號將目標(biāo)數(shù)據(jù)發(fā)送至對端的從設(shè)備。

3、然而，在上述方法中，需要通過cpu對數(shù)據(jù)進行搬運，當(dāng)cpu負載較大時，會導(dǎo)致數(shù)據(jù)傳輸?shù)男瘦^低。

技術(shù)實現(xiàn)思路

1、本申請實施例提供一種數(shù)據(jù)傳輸系統(tǒng)、芯片及電子設(shè)備，用以達到提高數(shù)據(jù)傳輸效率的效果。

2、第一方面，本申請實施例提供一種數(shù)據(jù)傳輸系統(tǒng)，包括：應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)，包括：內(nèi)存、硬件通道、串行外設(shè)接口spi組件和處理器，其中，

3、所述處理器分別與所述內(nèi)存、所述硬件通道和所述spi組件連接；

4、所述spi組件包括spi緩存器和spi控制器；

5、所述處理器用于，根據(jù)數(shù)據(jù)傳輸請求對所述spi組件和所述硬件通道進行配置，控制所述spi控制器與從設(shè)備連通，并控制將所述內(nèi)存中的數(shù)據(jù)通過所述硬件通道、以及所述spi組件傳輸至所述從設(shè)備。

6、在一種可能的實施方式中，所述數(shù)據(jù)傳輸系統(tǒng)還包括第一寄存器，所述硬件通道包括所述第一寄存器，所述第一寄存器與所述處理器連接；

7、根據(jù)數(shù)據(jù)傳輸請求對所述硬件通道進行配置，包括：

8、根據(jù)所述數(shù)據(jù)傳輸請求，確定待傳輸?shù)哪繕?biāo)數(shù)據(jù)長度、所述硬件通道單次傳輸?shù)膯挝粩?shù)據(jù)長度、以及內(nèi)存地址；

9、在所述第一寄存器中存儲所述目標(biāo)數(shù)據(jù)長度、所述單位數(shù)據(jù)長度和所述內(nèi)存地址。

10、在一種可能的實施方式中，根據(jù)數(shù)據(jù)傳輸請求對所述spi組件進行配置，包括：

11、根據(jù)所述數(shù)據(jù)傳輸請求，確定數(shù)據(jù)傳輸模式和波特率，所述數(shù)據(jù)傳輸模式包括如下至少一項：輸入模式、輸出模式、輸入和輸出模式；

12、向所述spi控制器發(fā)送所述數(shù)據(jù)傳輸模式和所述波特率，以對所述spi組件進行配置。

13、在一種可能的實施方式中，spi組件中包括片選引腳和輸出引腳，所述spi組件用于通過所述片選引腳和所述輸出引腳與所述從設(shè)備連接；控制所述spi組件與從設(shè)備連通，包括：

14、將所述片選引腳設(shè)置為第一預(yù)設(shè)電平，將所述輸出引腳設(shè)置為第一模式，以控制所述spi組件與所述從設(shè)備連通。

15、在一種可能的實施方式中，控制將所述內(nèi)存中的數(shù)據(jù)通過所述硬件通道、以及所述spi組件傳輸至所述從設(shè)備，包括：

16、根據(jù)所述數(shù)據(jù)傳輸請求，確定待傳輸?shù)哪繕?biāo)數(shù)據(jù)長度；

17、確定所述內(nèi)存中數(shù)據(jù)的當(dāng)前數(shù)據(jù)長度；

18、根據(jù)所述目標(biāo)數(shù)據(jù)長度和所述當(dāng)前數(shù)據(jù)長度，確定所述內(nèi)存的數(shù)據(jù)狀態(tài)，所述數(shù)據(jù)狀態(tài)為就緒狀態(tài)或者未就緒狀態(tài)；

19、在所述數(shù)據(jù)狀態(tài)為所述就緒狀態(tài)時，通過所述硬件通道和所述spi組件，將所述內(nèi)存中的數(shù)據(jù)傳輸至所述從設(shè)備。

20、在一種可能的實施方式中，根據(jù)所述目標(biāo)數(shù)據(jù)長度和所述當(dāng)前數(shù)據(jù)長度，確定所述內(nèi)存的數(shù)據(jù)狀態(tài)，包括：

21、若所述目標(biāo)數(shù)據(jù)長度不等于所述當(dāng)前數(shù)據(jù)長度，則確定所述數(shù)據(jù)狀態(tài)為所述未就緒狀態(tài)；

22、若所述目標(biāo)數(shù)據(jù)長度等于所述當(dāng)前數(shù)據(jù)長度，則確定所述數(shù)據(jù)狀態(tài)為所述就緒狀態(tài)。

23、在一種可能的實施方式中，所述數(shù)據(jù)傳輸系統(tǒng)還包括第二寄存器，所述硬件通道包括所述第二寄存器，所述第二寄存器與所述處理器連接；

24、通過所述硬件通道和所述spi組件，將所述內(nèi)存中的數(shù)據(jù)傳輸至所述從設(shè)備，包括：

25、向所述第二寄存器中寫入預(yù)設(shè)指令，以打開所述硬件通道；

26、通過所述硬件通道，將所述內(nèi)存中的數(shù)據(jù)寫入至所述spi緩存器中；

27、通過所述spi控制器，將所述spi緩存器中的數(shù)據(jù)寫入到所述從設(shè)備。

28、在一種可能的實施方式中，所述硬件通道還包括第三寄存器；

29、所述第三寄存器用于存儲所述硬件通道向所述spi緩存器寫入數(shù)據(jù)的寫入次數(shù)、以及所述硬件通道向所述spi緩存器寫入數(shù)據(jù)的總長度。

30、在一種可能的實施方式中，所述處理器還用于：

31、根據(jù)所述第三寄存器中的數(shù)據(jù)，判斷所述數(shù)據(jù)傳輸請求對應(yīng)的數(shù)據(jù)是否傳輸完成；

32、若是，則控制所述spi控制器與所述從設(shè)備斷開連通。

33、在一種可能的實施方式中，所述處理器還用于：

34、確定所述硬件通道的第一傳輸速率、以及所述spi組件的第二傳輸速率；

35、若所述第一傳輸速率大于所述第二傳輸速率，則控制將所述內(nèi)存中的數(shù)據(jù)通過所述硬件通道、以及所述spi組件重傳至所述從設(shè)備。

36、第二方面，本申請實施例提供一種芯片，所述芯片包括如上第一方面任一項所述的數(shù)據(jù)傳輸系統(tǒng)。

37、第三方面，本申請實施例提供一種電子設(shè)備，所述電子設(shè)備包括如上第二方面任一項所述的芯片。

38、本申請實施例提供的一種數(shù)據(jù)傳輸系統(tǒng)、芯片及電子設(shè)備，當(dāng)需要將數(shù)據(jù)從主設(shè)備傳輸至從設(shè)備時，可以將處理器分別與內(nèi)存、硬件通道和spi組件進行連接，通過處理器控制硬件通道將內(nèi)存中的數(shù)據(jù)傳輸至spi組件內(nèi)，以及控制spi組件將數(shù)據(jù)傳輸至從設(shè)備。上述系統(tǒng)可以通過處理器控制硬件通道進行數(shù)據(jù)傳輸，避免處理器直接傳輸數(shù)據(jù)，從而提高數(shù)據(jù)傳輸?shù)男省?/p>

技術(shù)特征：

1.一種數(shù)據(jù)傳輸系統(tǒng)，其特征在于，應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)，包括：內(nèi)存、硬件通道、串行外設(shè)接口spi組件和處理器，其中，

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)傳輸系統(tǒng)還包括第一寄存器，所述硬件通道包括所述第一寄存器，所述第一寄存器與所述處理器連接；

3.根據(jù)權(quán)利要求1或2所述的系統(tǒng)，其特征在于，根據(jù)數(shù)據(jù)傳輸請求對所述spi組件進行配置，包括：

4.根據(jù)權(quán)利要求1-3任一項所述的系統(tǒng)，其特征在于，spi組件中包括片選引腳和輸出引腳，所述spi組件用于通過所述片選引腳和所述輸出引腳與所述從設(shè)備連接；控制所述spi組件與從設(shè)備連通，包括：

5.根據(jù)權(quán)利要求1-4任一項所述的系統(tǒng)，其特征在于，控制將所述內(nèi)存中的數(shù)據(jù)通過所述硬件通道、以及所述spi組件傳輸至所述從設(shè)備，包括：

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，根據(jù)所述目標(biāo)數(shù)據(jù)長度和所述當(dāng)前數(shù)據(jù)長度，確定所述內(nèi)存的數(shù)據(jù)狀態(tài)，包括：

7.根據(jù)權(quán)利要求5或6所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)傳輸系統(tǒng)還包括第二寄存器，所述硬件通道包括所述第二寄存器，所述第二寄存器與所述處理器連接；

8.根據(jù)權(quán)利要求1-7任一項所述的系統(tǒng)，其特征在于，所述硬件通道還包括第三寄存器；

9.根據(jù)權(quán)利要求1-8任一項所述的系統(tǒng)，其特征在于，所述處理器還用于：

10.根據(jù)權(quán)利要求1-9任一項所述的系統(tǒng)，其特征在于，所述處理器還用于：

11.一種芯片，其特征在于，所述芯片包括權(quán)利要求1-10任一項所述的數(shù)據(jù)傳輸系統(tǒng)。

12.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括權(quán)利要求11所述的芯片。

技術(shù)總結(jié)
本申請實施例提供一種數(shù)據(jù)傳輸系統(tǒng)、芯片及電子設(shè)備。涉及數(shù)據(jù)傳輸領(lǐng)域。包括：內(nèi)存、硬件通道、串行外設(shè)接口SPI組件和處理器，其中，所述處理器分別與所述內(nèi)存、所述硬件通道和所述SPI組件連接；所述SPI組件包括SPI緩存器和SPI控制器；所述處理器用于，根據(jù)數(shù)據(jù)傳輸請求對所述SPI組件和所述硬件通道進行配置，控制所述SPI控制器與從設(shè)備連通，并控制將所述內(nèi)存中的數(shù)據(jù)通過所述硬件通道、以及所述SPI組件傳輸至所述從設(shè)備。提高了數(shù)據(jù)傳輸?shù)男省?br/>
技術(shù)研發(fā)人員：熊彥彬
受保護的技術(shù)使用者：廈門紫光展銳科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8