本申請涉及芯片，尤其涉及一種時(shí)序檢測電路、芯片、電子設(shè)備和時(shí)序檢測方法。

背景技術(shù)：

1、在電子設(shè)備中，系統(tǒng)級芯片(system?on?chip，soc)是核心組件，負(fù)責(zé)處理各種復(fù)雜任務(wù)，確保電子設(shè)備的正常運(yùn)行。然而，這些芯片也可能成為惡意攻擊者的目標(biāo)。攻擊者可能會通過操作芯片的時(shí)鐘通路寄存器來提高工作頻率，或者通過調(diào)整供電通路寄存器來降低工作電壓。這些操作會導(dǎo)致芯片的內(nèi)部邏輯電路偏離其正常的工作特性，增加時(shí)序風(fēng)險(xiǎn)，從而可能引發(fā)錯誤注入攻擊，對芯片的安全性構(gòu)成威脅。

技術(shù)實(shí)現(xiàn)思路

1、本申請?zhí)峁┮环N時(shí)序檢測電路、芯片、電子設(shè)備和時(shí)序檢測方法，本申請通過信號產(chǎn)生模塊產(chǎn)生激勵信號和分頻時(shí)鐘信號，通過延時(shí)模塊對激勵信號進(jìn)行延時(shí)處理，生成延時(shí)信號，通過信號檢測模塊將分頻時(shí)鐘信號作為采樣基準(zhǔn)，周期性檢測延時(shí)信號，并根據(jù)檢測結(jié)果生成用于表征延時(shí)信號時(shí)序狀態(tài)的狀態(tài)信號，以實(shí)現(xiàn)對芯片內(nèi)部時(shí)序余量的實(shí)時(shí)監(jiān)測，從而能夠在時(shí)序風(fēng)險(xiǎn)出現(xiàn)之前及時(shí)發(fā)出告警，確保芯片安全性。本申請的技術(shù)方案如下：

2、本申請第一方面實(shí)施例提出一種時(shí)序檢測電路，包括：

3、信號產(chǎn)生模塊，用于產(chǎn)生激勵信號和分頻時(shí)鐘信號；

4、延時(shí)模塊，用于對所述激勵信號進(jìn)行延時(shí)處理，生成延時(shí)信號；

5、信號檢測模塊，用于將所述分頻時(shí)鐘信號作為采樣基準(zhǔn)，對所述延時(shí)信號進(jìn)行周期性檢測，并根據(jù)檢測結(jié)果，生成狀態(tài)信號；其中，所述狀態(tài)信號用于表征所述延時(shí)信號的時(shí)序狀態(tài)。

6、本申請第二方面實(shí)施例提出一種芯片，包括：如上述的時(shí)序檢測電路。

7、本申請第三方面實(shí)施例提出一種電子設(shè)備，包括：如上述的時(shí)序檢測電路。

8、本申請第四方面實(shí)施例提出一種時(shí)序檢測方法，包括：

9、產(chǎn)生激勵信號和分頻時(shí)鐘信號；

10、對所述激勵信號進(jìn)行延時(shí)處理，生成延時(shí)信號；

11、將所述分頻時(shí)鐘信號作為采樣基準(zhǔn)，對所述延時(shí)信號進(jìn)行周期性檢測，并根據(jù)檢測結(jié)果，生成狀態(tài)信號；其中，所述狀態(tài)信號用于表征所述延時(shí)信號的時(shí)序狀態(tài)。

12、本申請第五方面實(shí)施例提出一種非臨時(shí)性計(jì)算機(jī)可讀存儲介質(zhì)，其上存儲有計(jì)算機(jī)程序指令，所述計(jì)算機(jī)程序指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)上述的時(shí)序檢測方法的步驟。

13、本申請第六方面實(shí)施例提出一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)，實(shí)現(xiàn)上述的時(shí)序檢測方法的步驟。

14、本申請的實(shí)施例提供的技術(shù)方案至少帶來以下有益效果：

15、本申請實(shí)施例的時(shí)序檢測電路包括信號產(chǎn)生模塊、延時(shí)模塊和信號檢測模塊，其中，信號產(chǎn)生模塊用于產(chǎn)生激勵信號和分頻時(shí)鐘信號，延時(shí)模塊用于對所述激勵信號進(jìn)行延時(shí)處理，生成延時(shí)信號，信號檢測模塊用于將所述分頻時(shí)鐘信號作為采樣基準(zhǔn)，對所述延時(shí)信號進(jìn)行周期性檢測，并根據(jù)檢測結(jié)果，生成用于表征所述延時(shí)信號的時(shí)序狀態(tài)的狀態(tài)信號，以實(shí)現(xiàn)對芯片內(nèi)部時(shí)序余量的實(shí)時(shí)監(jiān)測，能夠在時(shí)序風(fēng)險(xiǎn)出現(xiàn)之前及時(shí)發(fā)出告警，確保芯片安全性。

16、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本申請。

技術(shù)特征：

1.一種時(shí)序檢測電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的時(shí)序檢測電路，其特征在于，所述信號產(chǎn)生模塊，包括：

3.根據(jù)權(quán)利要求2所述的時(shí)序檢測電路，其特征在于，所述分頻單元，包括：

4.根據(jù)權(quán)利要求2或3所述的時(shí)序檢測電路，其特征在于，所述信號產(chǎn)生模塊，還包括：

5.根據(jù)權(quán)利要求4所述的時(shí)序檢測電路，其特征在于，所述時(shí)序檢測電路，還包括：

6.根據(jù)權(quán)利要求1所述的時(shí)序檢測電路，其特征在于，所述延時(shí)模塊，包括：

7.根據(jù)權(quán)利要求1所述的時(shí)序檢測電路，其特征在于，所述信號檢測模塊，包括：

8.根據(jù)權(quán)利要求7所述的時(shí)序檢測電路，其特征在于，所述觸發(fā)器用于根據(jù)捕獲到的所述經(jīng)反相處理后的延時(shí)信號的上升沿與所述分頻時(shí)鐘信號的上升沿之間的相對時(shí)序關(guān)系時(shí)，包括：

9.一種芯片，其特征在于，包括：如權(quán)利要求1-8中任一項(xiàng)所述的時(shí)序檢測電路。

10.一種電子設(shè)備，其特征在于，包括：如權(quán)利要求1-8中任一項(xiàng)的所述的時(shí)序檢測電路。

11.一種時(shí)序檢測方法，其特征在于，包括：

12.一種非臨時(shí)性計(jì)算機(jī)可讀存儲介質(zhì)，其上存儲有計(jì)算機(jī)程序指令，其特征在于，所述計(jì)算機(jī)程序指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求11所述的時(shí)序檢測方法的步驟。

13.一種計(jì)算機(jī)程序產(chǎn)品，其特征在于，包括計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)，實(shí)現(xiàn)如權(quán)利要求11所述的時(shí)序檢測方法的步驟。

技術(shù)總結(jié)
本申請關(guān)于一種時(shí)序檢測電路、芯片、電子設(shè)備和時(shí)序檢測方法，所述時(shí)序檢測電路包括：信號產(chǎn)生模塊，用于產(chǎn)生激勵信號和分頻時(shí)鐘信號；延時(shí)模塊，用于對激勵信號進(jìn)行延時(shí)處理，生成延時(shí)信號；信號檢測模塊，用于將分頻時(shí)鐘信號作為采樣基準(zhǔn)，對延時(shí)信號進(jìn)行周期性檢測，并根據(jù)檢測結(jié)果生成用于表征延時(shí)信號時(shí)序狀態(tài)的狀態(tài)信號，以實(shí)現(xiàn)對芯片內(nèi)部時(shí)序余量的實(shí)時(shí)監(jiān)測，從而能夠在時(shí)序風(fēng)險(xiǎn)出現(xiàn)之前及時(shí)發(fā)出告警，確保芯片的安全性。

技術(shù)研發(fā)人員：王侍川,許逸波,劉海齊
受保護(hù)的技術(shù)使用者：北京玄戒技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8