專(zhuān)利名稱(chēng)：一種半導(dǎo)體存貯器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一故障校正LSI(大規(guī)模集成)芯片及存貯器模塊，尤其涉及基于動(dòng)態(tài)RAM芯片的一RAM(隨機(jī)存取存貯器)模塊的故障校正技術(shù)。
在熟知的故障校正技術(shù)中，對(duì)半導(dǎo)體芯片提供冗余電路，用冗余電路的字線或位線代替故障字線或位線，在熟知的另外技術(shù)中，故障存貯器或存貯器矩陣通過(guò)外部使地址改變而置于不使用狀態(tài)，以結(jié)合合格部分提供給半導(dǎo)體存儲(chǔ)器。
在上述傳統(tǒng)技術(shù)中，沒(méi)有考慮校正封裝的動(dòng)態(tài)RAM芯片。因此，如果在封裝好的動(dòng)態(tài)RAM上檢測(cè)出故障，含有故障動(dòng)態(tài)RAM的整個(gè)存儲(chǔ)模塊成為不合格。為了解決此問(wèn)題，構(gòu)成這樣一種存儲(chǔ)模塊，這種模塊在單個(gè)封裝塊內(nèi)具有很多動(dòng)態(tài)RAM，以致于可以校正封裝后檢測(cè)出的故障，以增加存貯模塊的可靠性。
因此，本發(fā)明的一個(gè)目的是提供故障校正LSI，以對(duì)封裝好的動(dòng)態(tài)RAM檢測(cè)出的故障進(jìn)行校正。
本發(fā)明的另一目的是提供一種存儲(chǔ)模塊，以對(duì)組以后動(dòng)態(tài)RAM上檢測(cè)出的故障進(jìn)行校正。
本發(fā)明的上述目的及其它目的，特點(diǎn)和優(yōu)點(diǎn)在附圖中顯得更明白，在這幾個(gè)圖中對(duì)相同的或類(lèi)似的部件用相同標(biāo)記號(hào)來(lái)標(biāo)識(shí)。
在本發(fā)明的實(shí)現(xiàn)中根據(jù)其中一個(gè)方面，那里提供了具有故障校正大規(guī)模集成電路的半導(dǎo)體存貯系統(tǒng)。這大規(guī)模集成電路包括為了獲取地址和控制信號(hào)的輸入接口部分，該輸入接口部分是同動(dòng)態(tài)RAM的輸入接口部分相同的；一個(gè)輸入/輸出接口部分，它對(duì)應(yīng)于包括大量動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)設(shè)備的數(shù)據(jù)總線；一存儲(chǔ)器電路，芯片地址和大量隨機(jī)存取存儲(chǔ)器的任意X故障地址被電寫(xiě)入到此存儲(chǔ)電路中，該存儲(chǔ)器電路實(shí)質(zhì)上是不揮發(fā)的；一個(gè)冗余校正RAM部分，它由靜態(tài)RAM組成，其中字線通過(guò)存儲(chǔ)電路的X地址信號(hào)和故障地址之間的比較匹配信號(hào)選擇，X地址信號(hào)和故障地址由輸入接口部分獲取，其中列通過(guò)輸入接口部分獲取的Y地址信號(hào)選擇；一個(gè)選擇部分，它根據(jù)故障芯片地址，把冗余故障校正RAM部分的數(shù)據(jù)輸入/輸出總線連到輸入輸出電路；一個(gè)輸入/輸出部分，它用來(lái)選擇有效的輸入/輸出電路，以連到對(duì)應(yīng)于找到故障的動(dòng)態(tài)RAM的數(shù)據(jù)總線上；一個(gè)屏蔽部分，為輸出一控制信號(hào)以在讀操作中使故障RAM的一輸出引腳處于塞阻狀態(tài)。
根據(jù)這個(gè)新穎的方案，在存儲(chǔ)模塊中安裝上面提到的故障校正LSI芯片，通過(guò)對(duì)應(yīng)于故障校正LSI內(nèi)部的冗余RAM的字線，代替故障字線，使得可以校正存儲(chǔ)器模塊的動(dòng)態(tài)RAM中字線引起的故障。


圖1的方框圖描述了作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而實(shí)施的故障校正LSI；圖2的方框圖描述了裝有圖1的故障校正LSI的存儲(chǔ)器模塊，該存儲(chǔ)器模塊作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施；圖3的方框圖描述了構(gòu)成圖1的故障校正LSI的比較部分的存儲(chǔ)電路，該存儲(chǔ)電路作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施；圖4的方框圖描述了圖1的故障校正LSI的冗余校正RAM部分，該冗余校正RAM部分作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施；圖5的方框圖描述了圖1的故障校正LSI的屏蔽部分，該屏蔽部分作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施；圖6的方框圖描述了圖1的故障校正LSI的選擇部分，該選擇部分作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施；圖7的方框圖描述了圖1的故障校正LSI的輸入/輸出部分，該輸入/輸出部分作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施。
參照附圖的例子，將進(jìn)一步對(duì)本發(fā)明作詳細(xì)說(shuō)明。
現(xiàn)在參考圖1，顯示了作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例被實(shí)施的故障校正LSI芯片。圖1的每個(gè)電路塊都形成在單個(gè)半導(dǎo)體襯底上，例如，用已知半導(dǎo)體集成電路制造技術(shù)制成的單晶硅。
X地址緩沖器X—add1和Y地址緩沖器Y—add2同動(dòng)態(tài)RAM芯片的X地址緩沖器和Y地址緩沖器有相同的結(jié)構(gòu)，此動(dòng)態(tài)RAM芯片同故障校正芯片一起構(gòu)成存貯器模塊，例如，故障校正LSI芯片同一個(gè)或多個(gè)動(dòng)態(tài)RAMS被安裝在同一存儲(chǔ)模塊中。亦就是，X地址緩沖器1與行地址選通信號(hào)/RAS同步地獲取X地址信號(hào)，行地址選通信號(hào)/RAS通常用于動(dòng)態(tài)RAM中。Y地址緩沖器2與列地址選通信號(hào)/CAS同步地獲取Y地址信號(hào)，列地址選通信號(hào)/CAS通常也用于動(dòng)態(tài)RAM中。應(yīng)該注意，在上述信號(hào)符號(hào)前的/符表示在低電平起作用，并且在圖中，在相應(yīng)信號(hào)上面用一橫線來(lái)表示。這適用于在上述用和其它圖中的其它信號(hào)。
X地址(Xadd)比較部分3具有一個(gè)存儲(chǔ)故障地址的存儲(chǔ)器電路和一個(gè)把輸入的X地址信號(hào)同存貯的故障地址相比較的比較電路，但并不局限于這種安排。為了用簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)存儲(chǔ)和比較能力，且同時(shí)能在存儲(chǔ)器模塊襯底上(一封裝塊)簡(jiǎn)單的寫(xiě)故障地址，在此襯底上實(shí)現(xiàn)封裝。比較部分3由非揮發(fā)存儲(chǔ)器件組成的存儲(chǔ)電路形成。亦就是，組成比較部分3的存儲(chǔ)器電路，通過(guò)存儲(chǔ)在具有控制柵的不揮發(fā)存儲(chǔ)器件的浮柵上的大量電子來(lái)存儲(chǔ)信息，且這些不揮發(fā)存儲(chǔ)器件如同EPROM(可擦寫(xiě)和可編程只讀存儲(chǔ)器)或快擦寫(xiě)EPROM器件具有控制柵和浮柵。
在第一種故障地址寫(xiě)方法中，大量動(dòng)態(tài)RAM芯片和故障校正LSI芯片被裝到存儲(chǔ)器模塊的襯底上(或存儲(chǔ)器系統(tǒng))，然后檢查存儲(chǔ)器模塊。如果大量動(dòng)態(tài)RAM芯片的任何一個(gè)存儲(chǔ)單元中檢測(cè)出故障，檢測(cè)出故障的存儲(chǔ)單元的地址被寫(xiě)到故障校正LSI芯片的存儲(chǔ)電路，這些芯片被裝到存儲(chǔ)模塊上。除了第一種方法外，可以用第2種方法，在第2種方法中僅僅大量動(dòng)態(tài)RAM芯片安裝到存儲(chǔ)模塊的襯底上，然后檢驗(yàn)存儲(chǔ)器模塊；如果大量動(dòng)態(tài)RAM芯片中的任意一個(gè)存儲(chǔ)單元檢測(cè)出故障，檢測(cè)出故障的存儲(chǔ)單元的地址被寫(xiě)到故障校正LSI芯片的存儲(chǔ)電路，此時(shí)這芯片不在存儲(chǔ)塊上，這芯片是后來(lái)裝在存儲(chǔ)器模塊襯底上的。根據(jù)第2種方法，如果在動(dòng)態(tài)RAM中沒(méi)有發(fā)現(xiàn)故障，就不需要在存儲(chǔ)器模塊襯底上安裝故障校正LSI，結(jié)果降低了存儲(chǔ)器模塊的成本。此外，如果存儲(chǔ)器電路是基于例如EPROM，寫(xiě)操作需要例如約12V的相對(duì)高的電壓Vpp，上述的第一種方法需要為存儲(chǔ)模塊提供一高電壓寫(xiě)入，另一方面，很顯然，第2種方法因?yàn)閷?xiě)操作在存儲(chǔ)器模塊之外實(shí)現(xiàn)的，如不需要這種寫(xiě)入。結(jié)果，提高了存儲(chǔ)器模塊的封裝效率。此外，可有第三種方法，在第3種方法中，通過(guò)通常存儲(chǔ)器測(cè)試失效來(lái)找出存儲(chǔ)器故障地址，從而故障地址被檢測(cè)和存儲(chǔ)，故障地址數(shù)據(jù)作為存儲(chǔ)器特有數(shù)據(jù)被控制，故障存儲(chǔ)器被組合且在存儲(chǔ)器模塊上裝配校正LSI，這是一個(gè)根據(jù)故障存儲(chǔ)器的故障地址被寫(xiě)入的LSI。
組成上述比較部分3(地址轉(zhuǎn)換器)的存儲(chǔ)器電路MC由冗余數(shù)據(jù)寫(xiě)入的X地址信號(hào)“X—add sig”存取。這些冗余數(shù)據(jù)包括一個(gè)3位的第一故障芯片地址C—add1，一個(gè)3位的第2故障芯片地址C—add2，一個(gè)1位校正標(biāo)記和為了用來(lái)更換故障字線的一個(gè)冗余校正RAM部分4的X地址X—add sig”。而后，對(duì)應(yīng)于由存儲(chǔ)器存取操作輸入的X地址(信號(hào))“X—add sig”的上述故障數(shù)據(jù)被讀出，如果上述故障數(shù)據(jù)中校正標(biāo)記被發(fā)現(xiàn)有效，為冗余校正RAM部分4用的讀X地址(信號(hào))“X—add sig”被提供給冗余校正RAM部分4的X地址選擇器X—dec。冗余校正RAM部分4由一些靜態(tài)RAM組成，在這些靜態(tài)RAM中，字線通過(guò)X地址信號(hào)，從比較部分3輸出的冗余校正RAM部分“X—add sig”來(lái)選擇，而Y地址選擇操作由Y選擇器Y—dec實(shí)現(xiàn)，選擇是基于在Y地址緩沖器2中獲取的Y地址信號(hào)“Y—add sig”。/RAS信號(hào)提供給比較部分3，當(dāng)然該信號(hào)并不限于此。當(dāng)/RAS信號(hào)是有效時(shí)，確定讀操作也有效，基于此比較部分實(shí)現(xiàn)的操作同動(dòng)態(tài)RAM操作同步。
冗余校正RAM部分4中，8位的冗余校正數(shù)據(jù)依靠X地址選擇器X—dec和Y地址選擇器Y—dec而讀出。X地址選擇器用來(lái)接收冗余校正RAM部分的X地址信號(hào)“X—add sig”，Y地址選擇器用來(lái)接收Y地址信號(hào)“Y—add sig”。冗余校正數(shù)據(jù)由4位第一冗余校正數(shù)據(jù)“red data1”和第二冗余校正數(shù)據(jù)“red data2”組成。包括在冗余校正RAM部分4中冗余存儲(chǔ)器單元的容量為(2n×2m×8)位。注意，這里的n表示冗余校正RAM部分的X地址信號(hào)“X—addsig”的位數(shù)(地址信號(hào))，而m表示Y地址信號(hào)“Y—add sig”的位數(shù)。此外，2n也可以認(rèn)為是通過(guò)冗余校正RAM部分能校正的動(dòng)態(tài)RAM芯片的總字線數(shù)。說(shuō)得更明確些，如給定n＝7，m＝11時(shí)，那么存儲(chǔ)單元的容量為27×211×8＝2兆位，因此，同例如16兆位容量動(dòng)態(tài)RAM相比較，用很小存儲(chǔ)容量構(gòu)成冗余RAM部分。
上述4位第一冗余校正數(shù)據(jù)“red data1”被輸出到4位第一輸入/輸出數(shù)據(jù)總線MO1而4位第2冗余數(shù)據(jù)“red data2”被輸出到4位第二輸入/輸出數(shù)據(jù)總線MO2。
如果寫(xiě)使能信號(hào)/WE為低電平，讀寫(xiě)轉(zhuǎn)換部分5確定為寫(xiě)操作；如果寫(xiě)使能信號(hào)/WE為高電平，讀/寫(xiě)轉(zhuǎn)換部分5確定為讀操作，因此，控制選擇部分6和輸入/輸出部分7的信號(hào)傳輸方向。
選擇部分6經(jīng)第一輸入/輸出數(shù)據(jù)總線MO1和第2輸入/輸出數(shù)據(jù)總線MO2耦合到冗余校正RAM部分4。選擇部分6經(jīng)由第一部分內(nèi)部數(shù)據(jù)總線I—I/O 0—3到第8部分內(nèi)部數(shù)據(jù)總線I—I/O28—31共32位的數(shù)據(jù)總線亦耦合到輸入/輸出部分7。
輸入/輸出部分7被耦合到存儲(chǔ)器模塊上的第一部分?jǐn)?shù)據(jù)總線I/O 0—3直到第8部分?jǐn)?shù)據(jù)總線I/O 28—31的總共32位上。輸入/輸出部分7和選擇部分6接收來(lái)自比較部分3的第一故障芯片地址C—add1和第2故障芯片地址C—add2。
根據(jù)第一故障芯片地址C—add1，選擇部分6連結(jié)第一部分內(nèi)部數(shù)據(jù)總線I—I/O 0—3直到第8部分內(nèi)部數(shù)據(jù)總線I—I/O 28—31的預(yù)定內(nèi)部總線I—I/O 4i～4i＋3(i＝0，…，7)到第一輸入/輸出數(shù)據(jù)總線MO1。根據(jù)第二故障芯片地址C—add2，選擇部分6連結(jié)第一部分內(nèi)部數(shù)據(jù)總線I—I/O 0—3直到第8部分內(nèi)部數(shù)據(jù)總線I—I/O 28—31的預(yù)定內(nèi)部總線I—I/O 4j～4j＋3(j＝0，…，7)到第二輸入/輸出數(shù)據(jù)總線MO2。
輸入/輸出部分7具有連結(jié)能力，它根據(jù)第一故障芯片地址C—add1，把第一部分內(nèi)部數(shù)據(jù)總線I—I/O 0—3直到第8部分內(nèi)部數(shù)據(jù)總線I—I/O 28—31的預(yù)定內(nèi)部數(shù)據(jù)總線I—I/O 4i～4i＋3(i＝0，…，7)連到存儲(chǔ)器模塊的第一部分?jǐn)?shù)據(jù)總線I/O 0—3直到第8部分?jǐn)?shù)據(jù)總線I/O 28—31的相應(yīng)預(yù)定數(shù)據(jù)總線I/O 4i～4i＋3(i＝0，…，7)。還有，輸入/輸出部分7具有連結(jié)能力，它根據(jù)第2故障芯片地址C—add2，把第一部分內(nèi)部數(shù)據(jù)總線I—I/O 0—3直到第8部分內(nèi)部數(shù)據(jù)總線I—I/O 28—31的預(yù)定內(nèi)部數(shù)據(jù)總線I—I/O 4j～4j＋3(j＝0，…，7)連到存儲(chǔ)器模塊的第一部分?jǐn)?shù)據(jù)總線I/O 0—3直到第8部分?jǐn)?shù)據(jù)總線I/O 28—31的相應(yīng)預(yù)定內(nèi)部數(shù)據(jù)總線I/O 4j～4j＋3(j＝0，…，7)。
輸入/輸出部分7具有(K—1)個(gè)單位輸入/輸出電路Dout/DinK—1(K＝1，…，8)，它連結(jié)在第K個(gè)內(nèi)部總線I—I/O 4K～4K－3(K＝1，…，8)和第K個(gè)數(shù)據(jù)總線I/O 4K～4K—3(K＝1，…，8)之間。另外，輸入/輸出部分7有輸入/輸出譯碼器“I/O dec”，這譯碼器接收第一故障芯片地址C—add1和第2故障芯片地址C—add2以控制第0個(gè)單元輸入/輸出電路“Dout/Din0”直到第7個(gè)單元輸入/輸出電路“Dout/Din7”的傳導(dǎo)狀態(tài)。
屏蔽部分8形成輸出使能信號(hào)/OE0—7。它根據(jù)來(lái)自比較部分3的第一故障芯片地址C—add1和第2故障芯片地址C—add2置動(dòng)態(tài)RAM的一輸出電路高阻狀態(tài)。如果動(dòng)態(tài)RAM沒(méi)有輸出使能引腿/OE，動(dòng)態(tài)RAM可以用/RAS信號(hào)。亦就是，通過(guò)置故障動(dòng)態(tài)RAM的/RAS在高電平狀態(tài)及置動(dòng)態(tài)RAM在不選擇狀態(tài)形成高阻抗?fàn)顟B(tài)。為了實(shí)現(xiàn)這一步，/RAS信號(hào)通過(guò)本發(fā)明有關(guān)的故障校正LSI而提供給存儲(chǔ)器模塊上的每個(gè)動(dòng)態(tài)RAM。
現(xiàn)在，參考圖2，圖中顯示了存儲(chǔ)器模塊的方框圖，亦就是作為本發(fā)明的優(yōu)先實(shí)施例實(shí)施的SIMM(存儲(chǔ)條Single mline Memorymodule)存儲(chǔ)模塊實(shí)現(xiàn)圖1的故障校正LSI。圖2的實(shí)施例是一個(gè)72針SIMM(存貯條)。也就是16兆字節(jié)(約128兆位)SIMM由8個(gè)動(dòng)態(tài)RAM組成，每個(gè)存儲(chǔ)容量約為4兆字×4位(約16兆位)。
8個(gè)動(dòng)態(tài)RAM D0到D7每個(gè)以4位為基礎(chǔ)存取，總的提供存貯16兆位。因此，在2K刷新產(chǎn)品中，地址信號(hào)由A0到A10共11位組成。也就是，每個(gè)動(dòng)態(tài)RAM接收11位的X地址信號(hào)和11位的Y地址信號(hào)。在4K的刷新產(chǎn)品中，每個(gè)動(dòng)態(tài)RAM接收12位的X地址信號(hào)和10位的Y地址信號(hào)，此外，有其它可能的X地址和Y地址信號(hào)的位數(shù)組合。SIMM的數(shù)據(jù)總線是32位I/O 0—31。8個(gè)動(dòng)態(tài)RAM芯片的每個(gè)被耦合到不同4位數(shù)據(jù)總線?？偟男纬苫?2位的存儲(chǔ)器存取。
動(dòng)態(tài)RAM D0到D7共同且并行地提供有進(jìn)入SIMM中的控制信號(hào)/RAS，/CAS和/WE。動(dòng)態(tài)RAM也共同的接到電源Vcc和地Vss。當(dāng)8個(gè)動(dòng)態(tài)RAM并行訪問(wèn)時(shí)，在傳統(tǒng)存儲(chǔ)器模塊上不被使用的輸出使能信號(hào)/DE0到/DE7，被用來(lái)屏蔽出自將要說(shuō)明的具有故障的動(dòng)態(tài)RAM的讀出信號(hào)。
為了實(shí)現(xiàn)在存儲(chǔ)模塊中任意動(dòng)態(tài)RAM在字線上(刷新地址)的故障校正。例如在上述SIMM中那樣，故障校正LSI(S1)如圖1所示被安裝在存儲(chǔ)器模塊中。應(yīng)該注意，在上述第2種故障地址寫(xiě)方法的情況下，若無(wú)安裝的動(dòng)態(tài)RAM被發(fā)現(xiàn)故障，故障校正LSI(S1)不安裝到存儲(chǔ)模塊上。如同上述SIMM，故障校正LSI具有用動(dòng)態(tài)RAM相同的輸入接口，而數(shù)據(jù)輸入/輸出接口對(duì)應(yīng)SIMM的數(shù)據(jù)總線。在屏蔽部分8中形成的提供給故障校正LSI(S1)的輸出使能信號(hào)/OE0到/OE7提供給動(dòng)態(tài)RAMD0到D7的輸出使能腳(端)/OE0到/OE7。
一個(gè)72腳的連結(jié)器(未顯示)，用于將SIMM插入存儲(chǔ)板槽(未顯示)。存儲(chǔ)器板裝有很多槽，以接納需要的很多SIMM?；诎惭b的SIMM的數(shù)量，計(jì)算機(jī)系統(tǒng)之類(lèi)的存儲(chǔ)設(shè)備的信息存儲(chǔ)容量被確定。
參考圖3，那里顯示了上述故障校正LSI的比較部分3組成的存儲(chǔ)器電路的方框圖，存儲(chǔ)器電路作為本發(fā)明的優(yōu)先實(shí)施例而被實(shí)施。在本實(shí)施例中，存儲(chǔ)器電路由一個(gè)EPROM(可擦寫(xiě)和可編程只讀存儲(chǔ)器)陣列組成。而因?yàn)椴恍枰衿胀‥PROM那樣用紫外線擦寫(xiě)數(shù)據(jù)，不需要擦寫(xiě)窗口提供給故障校正LSI。亦就是說(shuō)，在這里EPROM陣列表示使用了如同EPROM一樣的存儲(chǔ)器陣列。在這里，不同于一般EPROM，這里不能擦除，因此只允許寫(xiě)一次。在本實(shí)施例中，不提供擦除窗口，因?yàn)楣收闲Ｕ齃SI存儲(chǔ)的數(shù)據(jù)，如故障地址，從保證數(shù)據(jù)保存的觀點(diǎn)看是不允許擦除的。
EPROM陣列有2048個(gè)字線，它們對(duì)應(yīng)于動(dòng)態(tài)RAM的刷新地址，但并不局限于這些。根據(jù)傳統(tǒng)的結(jié)構(gòu)有14根數(shù)據(jù)線。
正如將要說(shuō)明的那樣，為了實(shí)現(xiàn)每個(gè)動(dòng)態(tài)RAM2048的根字線的128根字線的冗余校正，對(duì)冗余校正RAM部分需要7位X地址信號(hào)“X—add sig”。為了同時(shí)指定上述8個(gè)動(dòng)態(tài)RAM的2個(gè)故障動(dòng)態(tài)RAMS，需要一個(gè)3位的第一故障芯片地址C—add1和一個(gè)3位的第二故障芯片地址C—add2。此外，對(duì)確定是否讀數(shù)據(jù)有故障地址的校正標(biāo)記需要多1位。因此，為了在同樣對(duì)應(yīng)于2個(gè)動(dòng)態(tài)RAMS的地址上，同時(shí)校正2個(gè)故障字線，需要故障數(shù)據(jù)14位(＝7＋3＋3＋1)，因此，比較部分3的作用亦像地址轉(zhuǎn)換(或數(shù)據(jù)轉(zhuǎn)換)電路，接收11位的X地址信號(hào)“X—add sig”以輸出同“X—add sig”對(duì)應(yīng)的14位的校正數(shù)據(jù)。在這種情況下，存儲(chǔ)器電路的容量是211×14＝28千位。為了實(shí)現(xiàn)動(dòng)態(tài)RAMS的總數(shù)為2048字線的64個(gè)字線的冗余校正，對(duì)冗余校正RAM部分僅6位的X地址信號(hào)X—addsig”是需要的。因此，減少故障數(shù)據(jù)位的數(shù)成13位。在這些情況下，存儲(chǔ)器電路的容量為211×13＝26千位。
比較部分3有一個(gè)比較部分譯碼器C—dec，由它獲取X地址信號(hào)“X—add sig”以選擇2048個(gè)字線中的一個(gè)。在本實(shí)施例中，提供的寫(xiě)電路沒(méi)有顯示，換句話說(shuō)，在上述第一個(gè)故障地址寫(xiě)方法中，為了把14位冗余數(shù)據(jù)寫(xiě)到存儲(chǔ)器電路MC，14位寫(xiě)數(shù)據(jù)通過(guò)圖1的輸入/輸出部分7經(jīng)圖1的14位寫(xiě)信號(hào)線“W data”提供給E-PROM陣列的內(nèi)部數(shù)據(jù)線。14位寫(xiě)信號(hào)線“W data”被電耦合到第一到第8輸入/輸出總線I/O線0—31的預(yù)定14根總線。在不揮發(fā)存儲(chǔ)設(shè)備中，大約12V的高電壓被提供給寫(xiě)線而大約10V的高電壓被提供給數(shù)據(jù)線，在數(shù)據(jù)線上數(shù)據(jù)被寫(xiě)入，因此，在器件的漏極附近注入的熱電子進(jìn)入到浮柵。
參考圖4，圖中顯示了上述故障校正LSI中冗余校正RAM部分4的方框圖，冗余校正RAM部分4作為本發(fā)明的一個(gè)優(yōu)先實(shí)施例而被實(shí)施。在本實(shí)施例中，提供一個(gè)靜態(tài)RAM(SRAM)陣列。若如上所述，有2個(gè)區(qū)域要被校正，則提供2個(gè)相同的SRAM芯片。
在圖4的實(shí)施例中，SRAM陣列具有最多128條字線。SRAM的128個(gè)字線中的每個(gè)被連到16K(211×8)存儲(chǔ)單元。因此，SRAM陣列的存儲(chǔ)單元的存儲(chǔ)容量為2兆位。實(shí)際上，更長(zhǎng)的字線導(dǎo)致更長(zhǎng)存儲(chǔ)器存取時(shí)間，字線可以被分割，以適當(dāng)減少連到一根物理字線上的存儲(chǔ)單元數(shù)。
為了縮短字線，在上述情況中，存儲(chǔ)陣列可以由4個(gè)存儲(chǔ)簇構(gòu)成。其中存儲(chǔ)器的存取以8位來(lái)實(shí)現(xiàn)。因此，每根字線連到4K存儲(chǔ)單元。還有，字線選擇器可以安置在上述4個(gè)存儲(chǔ)簇的中心，以分割字線。從而，字線的每對(duì)連結(jié)2K存儲(chǔ)單元。換言之，字線可以分成主字線和局部字線。局部字線提供給字線驅(qū)動(dòng)器，為實(shí)現(xiàn)高速存儲(chǔ)器訪問(wèn)。
在上述冗余校正RAM部分4中，用7位X地址信號(hào)“X—addsig”和11位Y地址信號(hào)“Y—add sig”來(lái)選擇8個(gè)冗余存儲(chǔ)單元，以輸出4位第一冗余校正數(shù)據(jù)“red data1”和四位第二冗余校正數(shù)據(jù)“red data2”。第一冗余校正數(shù)據(jù)被輸出到主放大器MA0到MA3，而第2冗余校正數(shù)據(jù)被輸出到主放大器MA4到MA7。當(dāng)冗余校正RAM部分4在讀狀態(tài)時(shí)，主放大器MA0到MA7被使能。當(dāng)冗余校正RAM部分4在寫(xiě)狀態(tài)時(shí)，在第一輸入/輸出數(shù)據(jù)總線MO1和第2輸入/輸出數(shù)據(jù)總線MO2上的數(shù)據(jù)被傳到冗余校正RAM部分4的公共數(shù)據(jù)線上，這部分未顯示在圖中，以被寫(xiě)入到冗余存儲(chǔ)單元。
參考圖5，圖中顯示在上述故障校正LSI中描述的屏蔽部分8的方框圖，屏蔽部分作為本發(fā)明的優(yōu)先實(shí)施例被實(shí)施。在屏蔽部分8中，從比較部分3讀出的3位第一芯片地址C—add1及3位第2芯片地址C—add2通過(guò)屏蔽部分8的譯碼器M—dec譯碼成高電平狀態(tài)的輸出使能信號(hào)/OEi(i＝0—7)，這些使能信號(hào)對(duì)應(yīng)于根據(jù)寫(xiě)使能信號(hào)/WE由時(shí)序發(fā)生器Tgen形成的對(duì)輸出使能信號(hào)/OE進(jìn)行屏蔽而校正的動(dòng)態(tài)RAM芯片。動(dòng)態(tài)RAM Di在獲取上述高電平輸出使能信號(hào)/OEi后，它的相應(yīng)數(shù)據(jù)總線處于高阻抗?fàn)顟B(tài)，也就是說(shuō)，此動(dòng)態(tài)RAM Di并不驅(qū)動(dòng)數(shù)據(jù)總線。
根據(jù)第一芯片地址C—add1，屏蔽部分的譯碼器M—dec可以置一個(gè)在高電平的預(yù)定輸出使能信號(hào)/OEj(j＝0，…，7)，同時(shí)，根據(jù)第2芯片地址C—add2置另一高電平的預(yù)定輸出使能信號(hào)/OEk(k＝0，…，7)。
在圖5中，上述控制作用(或稱(chēng)屏蔽功能)通過(guò)緩沖器電路來(lái)實(shí)現(xiàn)，亦就是，圖5的輸出緩沖器buf0到buf7提供控制柵功能和功率放大功能，以快速驅(qū)動(dòng)構(gòu)成存儲(chǔ)模塊時(shí)，在安裝襯底上形成的印刷線路等寄生電容等組成的負(fù)大電容。
時(shí)序發(fā)生器Tgen獲取寫(xiě)使能信號(hào)/WE，當(dāng)/WE為高時(shí)(讀操作接通)形成低輸出使能信號(hào)/OE，當(dāng)/WE為低時(shí)(寫(xiě)操作接通)，時(shí)序發(fā)生器Tgen保持輸出使能信號(hào)/OE為高電平，因而，上述屏蔽功能實(shí)質(zhì)上停止。換言之，在寫(xiě)操作中，在冗余校正RAM部分實(shí)現(xiàn)寫(xiě)，同時(shí)，在具有故障字線的動(dòng)態(tài)RAM上實(shí)現(xiàn)寫(xiě)。雖然在上述有故障字線上實(shí)現(xiàn)寫(xiě)并無(wú)意義，此寫(xiě)入在讀操作時(shí)是被忽略的，在實(shí)質(zhì)上并不引起問(wèn)題。這些新穎的結(jié)構(gòu)消除了在寫(xiě)操作時(shí)，為停止對(duì)具有故障字線的動(dòng)態(tài)RAM訪問(wèn)而需要的特殊控制器等，因此簡(jiǎn)化了電路。
參考圖6，圖示的方框圖說(shuō)明上述故障校正LSI的選擇部分6，選擇部分6實(shí)際上作為本發(fā)明的優(yōu)先實(shí)施例。選擇部分6使第一和第二輸入/輸出數(shù)據(jù)總線MO1和MO2和圖1的輸入/輸出部分7之間連結(jié)起來(lái)。
選擇部分6包括為了接收第一故障芯片地址C—add1的第一選擇器譯碼器S—dec1，為了接收第二故障芯片地址C—add2的第2選擇器譯碼器S—dec2，第一選擇電路(第一個(gè)單元選擇電路)SELO和第2到第8選擇電路SEL1—SEL7，SEL0把第一輸入/輸出數(shù)據(jù)總線MO1同第2輸入/輸出數(shù)據(jù)總線MO2和第一內(nèi)部數(shù)據(jù)總線I—I/O 0—3耦合。第2到第8選擇電路SEL1—SEL7中每個(gè)把第一和第二輸入/輸出數(shù)據(jù)總線MO1和MO2同相應(yīng)的第二內(nèi)部數(shù)據(jù)總線I—I/O4—7到第8內(nèi)部數(shù)據(jù)總線I—I/O28—31之間相耦合。在電路結(jié)構(gòu)中，第一選擇電路同第8選擇電路是相同的。
第一選擇電路SEL0包括具有耦合到第一輸入/輸出數(shù)據(jù)總線MO1的一輸入引腳的輸出緩沖器buf4，一輸出引腳耦合到第一內(nèi)部數(shù)據(jù)總線I—I/O0—3，而一控制引腳耦合到第一選擇器譯碼器S—dec1，輸出緩沖器buf5具有耦合到第2輸入/輸出數(shù)據(jù)總線MO2的一輸入引腳，一輸出引腳耦合到第2內(nèi)部數(shù)據(jù)總線I—I/O0—3而一控制引腳耦合到第二選擇器譯碼器S—dec2。盡管未顯示出，第2到第8選擇電路中每個(gè)亦有像第一選擇電路SEL1那樣的2個(gè)輸出緩沖器。第一選擇器譯碼器S—dec1控制選擇電路SEL0到SEL7中的每一個(gè)，對(duì)預(yù)定的第一到第8內(nèi)部數(shù)據(jù)總線之一，在第一輸入/輸出數(shù)據(jù)總線MO1上提供數(shù)據(jù)。第二選擇器譯碼器S—dec2控制選擇電路SEL0到SEL7中的每一個(gè)，對(duì)預(yù)定第一到第8內(nèi)部數(shù)據(jù)總線之一，在第2輸入/輸出數(shù)據(jù)總線MO2上提供數(shù)據(jù)。因此，這種設(shè)置允許第一輸入/輸出數(shù)據(jù)總線MO1和第二輸入/輸出數(shù)據(jù)總線MO2同時(shí)耦合到二個(gè)不同的內(nèi)部數(shù)據(jù)總線。而且，數(shù)據(jù)在第一和第二輸入/輸出數(shù)據(jù)總線MO1和MO2中只有一個(gè)上內(nèi)部數(shù)據(jù)總線。且同時(shí)在MO1和MO2上的數(shù)據(jù)可以提供到可能不提供到任何內(nèi)部數(shù)據(jù)總線。
每個(gè)選擇電路的輸出緩沖器均由具有3態(tài)輸出能力的如受時(shí)鐘驅(qū)動(dòng)的反相器等形成。在圖6中，輸出信號(hào)傳輸路徑如圖描述，本實(shí)施例亦提供了為寫(xiě)操作反向?qū)崿F(xiàn)信號(hào)傳送的電路。應(yīng)該注意，如果使用CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)轉(zhuǎn)換控制柵電路，一個(gè)選擇電路可雙向傳輸信號(hào)。
參考圖7，圖中顯示了上述故障校正LSI輸入輸出部分7的方框圖。輸入輸出部分7實(shí)際上作為本發(fā)明的一個(gè)實(shí)施例。輸入輸出部分7由8個(gè)輸入/輸出電路Dout/Din 0—7組成對(duì)應(yīng)于上述動(dòng)態(tài)RAM D0到D7，以4位為基礎(chǔ)實(shí)現(xiàn)每個(gè)輸入輸出操作，若有一個(gè)故障字線，具有故障字線的動(dòng)態(tài)RAM的輸入/輸出引腳連到相應(yīng)數(shù)據(jù)總線的輸入/輸出電路被聯(lián)到相應(yīng)的內(nèi)部數(shù)據(jù)總線。如果在2個(gè)動(dòng)態(tài)RAM中，對(duì)相同的X地址有2個(gè)故障字線，用此二個(gè)動(dòng)態(tài)RAM的輸入/輸出引腳連到相應(yīng)數(shù)據(jù)總線的2個(gè)輸入/輸出電路分別被連到相應(yīng)的內(nèi)部數(shù)據(jù)總線。
因?yàn)閬?lái)自構(gòu)成比較部分3存儲(chǔ)器電路MC的故障芯片地址提供給輸入/輸出部分7的譯碼器I/O—dec，相應(yīng)的輸入/輸出電路在激活冗余校正RAM芯片而不是具有故障字線的動(dòng)態(tài)RAM芯片，以實(shí)現(xiàn)存儲(chǔ)器存取。譯碼器I/O dec有2個(gè)譯碼電路對(duì)應(yīng)2個(gè)校正區(qū)并輸出一個(gè)OR信號(hào)。因此，如果有2個(gè)區(qū)域要被校正，具有故障字線的對(duì)應(yīng)的2個(gè)動(dòng)態(tài)RAM的2個(gè)輸入/輸出電路Dout/Din(i)同時(shí)地被激活。
當(dāng)對(duì)組成比較部分3的存儲(chǔ)器電路MC寫(xiě)數(shù)據(jù)時(shí)，8個(gè)輸入/輸出電路Dout/Din的4個(gè)被同時(shí)激活，因?yàn)閿?shù)據(jù)以14位為單位被寫(xiě)入譯碼器I/O—dec在寫(xiě)方式中亦同時(shí)提供激活上述4個(gè)輸入/輸出電路Dout/din的能力。
利用了這一點(diǎn)動(dòng)態(tài)RAM存儲(chǔ)器的存取是通過(guò)X地址(信號(hào))和Y地址(信號(hào))的分時(shí)完成，圖1的故障校正LSI僅在X地址上校正故障字線。亦就是一個(gè)故障字線的校正決定是通過(guò)輸入X地址開(kāi)始，隨后通過(guò)一延時(shí)輸入Y地址，用這種時(shí)序，為此決定所需的時(shí)間被調(diào)整，這種設(shè)置允許校正在存儲(chǔ)器模塊上檢測(cè)出的故障字線而實(shí)質(zhì)上并不犧牲存儲(chǔ)器周期。
冗余校正RAM部分4是如用允許高速讀出的靜態(tài)RAM而實(shí)施的。因此，對(duì)校正字線不需刷新操作，這使得不需考慮刷新，顯著地提高了故障校正LSI的易用性，而且，冗余校正RAM部分4亦可以由其它不揮發(fā)存儲(chǔ)器中任何一種構(gòu)成，包括EPROM，EEP-ROM，快擦寫(xiě)存儲(chǔ)器和FRAM。更進(jìn)一步，一個(gè)動(dòng)態(tài)RAM亦是可用的。
在故障校正LSI中，故障字線的校正通過(guò)對(duì)不揮發(fā)存儲(chǔ)器電路寫(xiě)入適當(dāng)數(shù)據(jù)實(shí)現(xiàn)的。當(dāng)存儲(chǔ)器模塊是8位或16位類(lèi)型時(shí)，給出了故障校正LSI的通用情況，也就是說(shuō)，通過(guò)結(jié)合X地址位數(shù)和Y地址位數(shù)建立冗余校正RAM部分4和以匹配此動(dòng)態(tài)RAM的輸入/輸出位數(shù)的類(lèi)型準(zhǔn)備輸入/輸出部分7，可以使故障校正LSI應(yīng)用于由相應(yīng)動(dòng)態(tài)RAM建立的各種存貯器模塊中。
如上所述，圖1的故障校正LSI芯片可以校正例如128(27)個(gè)不同故障地址信號(hào)，同時(shí)對(duì)每個(gè)故障地址信號(hào)校正兩個(gè)動(dòng)態(tài)RAM4芯片。然而，校正也并非局限于此，例如對(duì)于每個(gè)故障地址信號(hào)，只有一個(gè)動(dòng)態(tài)RAM芯片可以被校正。在這種情況下，如果冗余校正RAM部分的SRAM陣列的存貯容量是27×211×8＝2兆位(冗余校正RAM部分的X地址7位，Y地址11位，冗余校正數(shù)據(jù)8位)，如同圖1中實(shí)施例，冗余校正RAM部分的X地址信號(hào)“X—add sig”的位數(shù)可被設(shè)定為8。也就是說(shuō)，SRAM陣列被建立為28×211×4＝2兆位(冗余校正RAM部分的X地址8位，Y地址11位，冗余校正數(shù)據(jù)4位)。相應(yīng)地，不再需要第二輸入/輸出數(shù)據(jù)總線MO2，反過(guò)來(lái)選擇部分6中也不再需要第二選擇解碼器S—dec2。進(jìn)一步，可對(duì)256(28)個(gè)不同故障地址信號(hào)進(jìn)行校正，并對(duì)每個(gè)故障地址信號(hào)校正一個(gè)動(dòng)態(tài)RAM芯片。如果故障出現(xiàn)在兩個(gè)動(dòng)態(tài)RAM的同一X地址的可能性低，SRAM數(shù)組的輸出數(shù)據(jù)(冗余故障數(shù)據(jù))可如上所說(shuō)被設(shè)定為4位(每位相應(yīng)于一個(gè)動(dòng)態(tài)RAM)，以把將被校正的故障地址信號(hào)數(shù)增加4，如果SRAM的容量與圖1的SRAM數(shù)組相同的話。當(dāng)為每個(gè)故障地址信號(hào)校正一動(dòng)態(tài)RAM時(shí)，存貯器電路MC的容量是211×(8＋3＋1)＝211×12＝24千位，因?yàn)槿哂嘈Ｕ齊AM部分的X地址為8位寬，而第二芯片地址C—add2不再需要。
圖1的故障校正LSI被描述，同時(shí)假設(shè)動(dòng)態(tài)RAM是一所謂的2K刷新產(chǎn)品，動(dòng)態(tài)R4M不被局限于此。例如，故障校正LSI也可在一被稱(chēng)為4K刷新產(chǎn)品的上面校正一個(gè)故障。在這種情況下，由于X地址為12位寬而Y地址為10位寬，存貯器電路MC和SRAM陣列的容量與圖1中的那些有所不同。也就是說(shuō)，存貯器電路MC的容量是212×14＝56千位，而SRAM陣列的容量是27×210×8＝1兆位。
進(jìn)一步，故障校正LSI可同時(shí)為一故障地址校正2個(gè)動(dòng)態(tài)RAM而為另一故障地址校正一個(gè)動(dòng)態(tài)RAM。為了確切，當(dāng)故障校正LSI校正一個(gè)未示出的16M(×4)2K刷新動(dòng)態(tài)RAM時(shí)，SRAM陣列被分為一第一分割陣列和第二分割陣列，如果冗余校正RAM部分的X地址是6位寬，Y地址是11位寬，而冗余校正數(shù)據(jù)為4位寬，每個(gè)分割陣列就具有26×211(2048)×4＝512千位的容量。如果X地址是11位，第一分割陣列的X地址是6位，第二分割陣列的X地址是6位，用于指示是否存取第一分割陣列的第一冗余標(biāo)記為1位，用于指示是否存取第二分割陣列的第二冗余標(biāo)記為1位。第一故障芯片地址是3位，第二故障芯片地址是3位寬，那么存貯器電路MC具有211(2048)×(6＋6＋1＋1＋3＋3)＝40千位的容量。第一分割陣列由第一分割陣列的6位X地址和11位Y地址存取，以輸出4位的第一冗余故障數(shù)據(jù)。第二分割陣列由第二分割陣列的6位X地址和11位Y地址存取，以輸出4位的第二冗余故障數(shù)據(jù)。當(dāng)同時(shí)校正兩個(gè)動(dòng)態(tài)RAM時(shí)，第一和第二分割陣列接收第一和第二分割陣列的相同或不同的X地址，以分別輸出各占4位的第一和第二冗余校正數(shù)據(jù)。當(dāng)校正一動(dòng)態(tài)RAM時(shí)，只有第一和第二分割陣列中一個(gè)的X地址被從存貯器電路MC輸出(或只有第一和第二分割陣列中的一個(gè)是合法的)，以?xún)H從第一和第二分割陣列中的一個(gè)輸出4位的冗余校正數(shù)據(jù)。如上建立故障校正LSI可以比圖1中故障校正LSI中更小的存貯容量有效地校正更多故障地址。
參照?qǐng)D1和3，存貯器電路MC輸出1位的校正標(biāo)記。存貯器電路MC還可相應(yīng)于第一故障芯片地址C—add1輸出一位的第一校正標(biāo)記，相應(yīng)于第二故障芯片地址C—add2輸出一位的第二校正標(biāo)記。在這種情況下，存貯器電路MC的存貯容量為211×(15)＝30千位。當(dāng)存貯器電路MC被如上建立以便輸出第一和第二校正標(biāo)記時(shí)，冗余校正RAM部分4、選擇部分6、屏蔽部分8和輸入/輸出部分7中任一不需被運(yùn)行的部分可被控制處于停止或類(lèi)似操作，從而減少故障校正LSI的能源消耗。
從上述的本發(fā)明優(yōu)選實(shí)施例可以獲得下列優(yōu)勢(shì)(1)一種具有一故障校正大規(guī)模集成電路的半導(dǎo)體存貯器系統(tǒng)，大規(guī)模集成電路包括一個(gè)用于捕獲地址和控制信號(hào)的輸入接口部分，輸入接口部分與動(dòng)態(tài)RAM的相同；一個(gè)輸入/輸出接口部分，它相應(yīng)于一包括多個(gè)動(dòng)態(tài)隨機(jī)存取存貯器的存貯器設(shè)備的數(shù)據(jù)總線；一存貯器電路，多個(gè)隨機(jī)存取存貯器中任何一個(gè)的芯片地址和X故障地址被電寫(xiě)入該電路，存貯器電路實(shí)際上為非揮發(fā)的；一包括靜態(tài)RAM的冗余校正RAM部分，其中一字線由存貯器電路的X地址信號(hào)和故障地址之間的比較匹配信號(hào)選擇，X地址信號(hào)和故障地址通過(guò)輸入接口部分捕獲，且列由通過(guò)輸入接口部分捕獲的Y地址信號(hào)選擇；用于相應(yīng)于故障芯片地址將冗余校正RAM部分的數(shù)據(jù)輸入/輸出總線連接于一輸入/輸出電路的選擇部分；一數(shù)據(jù)輸入/輸出部分，用于相應(yīng)于一有故障的動(dòng)態(tài)RAM有選擇地激活一將被連接于一數(shù)據(jù)總線的輸入/輸出電路；以及一屏蔽部分，用于輸出一控制信號(hào)，以在讀操作中將故障RAM的輸出引腳置于一高阻抗?fàn)顟B(tài)。相應(yīng)于這種新穎設(shè)置，在存貯器模塊上安裝上述故障校正LSI芯片可以校正在存貯器模塊的動(dòng)態(tài)RAM內(nèi)的字線基礎(chǔ)上引起的故障，這是通過(guò)以故障校正LSI芯片中冗余RAM內(nèi)的相應(yīng)字線代替故障字線進(jìn)行的。
(2)上述故障校正LSI可校正產(chǎn)生于例如老化試驗(yàn)的可靠性試驗(yàn)的故障，同時(shí)不引起性能下降，從而獲得相當(dāng)高的生產(chǎn)率。
(3)一半導(dǎo)體存貯器系統(tǒng)，其中存貯器電路由一由X地址存取的非揮發(fā)性存貯器電路構(gòu)成，該非揮發(fā)性存貯電路中寫(xiě)有具有故障的一芯片的地址、一校正標(biāo)記和冗余校正RAM部分的X地址，校正標(biāo)記位的有效和無(wú)效分別指示與故障地址匹配和不匹配。作為結(jié)果，冗余集的數(shù)量可以用一簡(jiǎn)單結(jié)構(gòu)而提高。
(4)一半導(dǎo)體存貯器系統(tǒng)，其中屏蔽部分形成一來(lái)自故障動(dòng)態(tài)RAM的芯片地址的輸出使能信號(hào)，以使故障動(dòng)態(tài)RAM置于一輸出高阻抗?fàn)顟B(tài)。這種簡(jiǎn)單構(gòu)成可以隔離出故障動(dòng)態(tài)RAM。
(5)多個(gè)故障區(qū)域被以相同的X地址設(shè)置到存貯器電路，從而在有效利用輸入/輸出電路的同時(shí)增強(qiáng)了校正率。
(6)在存貯器模塊上裝配上面提到的故障校正LSI可以校正由諸如老化試驗(yàn)的可靠性實(shí)驗(yàn)引起的故障，同時(shí)不會(huì)引起存貯器模塊性能降低，增加了實(shí)際生產(chǎn)率，同時(shí)校正了在存貯器模塊上裝配之后產(chǎn)生的故障，增強(qiáng)了存貯器模塊的實(shí)際可靠性。
僅管本發(fā)明的優(yōu)選實(shí)施例已使用特殊術(shù)語(yǔ)被加以說(shuō)明，這些描述僅為了說(shuō)明用，且應(yīng)當(dāng)理解，可以在不偏離附加的權(quán)利要求的領(lǐng)域或精神的前提下做出變化或修改。例如，上述比較部分可以基于熔絲之類(lèi)被提供一非揮發(fā)存貯器電路以存貯一故障地址，以及多個(gè)由邏輯電路組成的數(shù)字比較器，用于將存貯于非揮發(fā)性存貯器電路中存貯的信息與一進(jìn)入的X地址相比較，從而在冗余校正RAM部分中選擇一字線。換句話說(shuō)，當(dāng)冗余集的數(shù)量被設(shè)置得相對(duì)較小時(shí)，實(shí)質(zhì)電路的簡(jiǎn)化是與基于EPROM之類(lèi)的存貯器模塊相比較而得到的。除了像EPROM中使用熱電子外，可以使用在一薄隧道絕緣膜中的隧道電流來(lái)寫(xiě)一非揮發(fā)性存貯器設(shè)備，上述薄隧道絕緣膜提供于浮柵和一諸如漏的擴(kuò)散層之間。
當(dāng)一將被校正的規(guī)模相對(duì)較小或者在進(jìn)入一X地址信號(hào)后從一EPROM中讀出冗余數(shù)據(jù)需要花費(fèi)時(shí)間時(shí)，來(lái)自諸如EPROM的一非揮發(fā)性存貯器電路可在存貯器模塊被通電后被全部傳送到諸如一靜態(tài)RAM或一寄存器的高速存貯器。然后，在存取存貯器模塊時(shí)，靜態(tài)RAM被如上讀出，或寄存器保持的冗余數(shù)據(jù)(故障X地址)可被比較器與進(jìn)入的X地址相比較，以決定是否存在一需要被校正的故障。
做為比較部分的存貯器電路可以是使用靜態(tài)RAM而非如上所述的EPROM。在這種情況下，存貯器模塊可以通過(guò)在存貯器模塊上安裝一支持電池而成為非揮發(fā)性；做為選擇，一插入的檢測(cè)電路可以在加電或命令進(jìn)入時(shí)執(zhí)行一自檢，或者從主機(jī)系統(tǒng)進(jìn)行一存貯器檢測(cè)，以自校正一故障芯片或一故障X地址。這樣，存貯器模塊作為一存貯器系統(tǒng)實(shí)質(zhì)上就不會(huì)出錯(cuò)，從而實(shí)現(xiàn)了超高可靠性。
動(dòng)態(tài)RAM可以是一同步型的。在這種情況下，故障校正LSI的輸入接口就被相應(yīng)于同步動(dòng)態(tài)RAM而建立。
本發(fā)明可廣泛應(yīng)用于LSI芯片以校正動(dòng)態(tài)RAM上檢測(cè)出的故障或應(yīng)用于使用故障校正LSI芯片的存貯器模塊。
權(quán)利要求
1.一種具有一故障校正大規(guī)模集成電路的半導(dǎo)體存貯器系統(tǒng)，所述大規(guī)模集成電路包括用于捕獲地址和控制信號(hào)的輸入接口部分，所述輸入接口部分與動(dòng)態(tài)隨機(jī)存取存貯器的相同；相應(yīng)于存貯器設(shè)備數(shù)據(jù)總線的輸入/輸出接口部分，包括大量動(dòng)態(tài)隨機(jī)存取存貯器；存貯器電路，其上被寫(xiě)入多個(gè)隨機(jī)存取存貯器中任一個(gè)的一芯片地址和X故障地址，所述存貯器電路本質(zhì)為非揮發(fā)性的；包括一靜態(tài)隨機(jī)存取存貯器的冗余校正隨機(jī)存取存貯器部分，其中在X地址信號(hào)和所述存貯器電路的故障地址之間的一比較匹配信號(hào)選擇一字線，X地址信號(hào)和故障地址通過(guò)所述輸入接口部分捕獲，且一列被一通過(guò)所述輸入接口部分捕獲的Y地址信號(hào)選擇；選擇部分，用于將所述冗余校正隨機(jī)存取存貯器部分的一數(shù)據(jù)輸入/輸出總線連接到一相應(yīng)于故障芯片地址的輸入/輸出電路上；數(shù)據(jù)輸入/輸出部分，用于相應(yīng)于一發(fā)現(xiàn)有故障的動(dòng)態(tài)隨機(jī)存取存貯器選擇性激活一將被連結(jié)到一數(shù)據(jù)總線的輸入/輸出電路；以及屏蔽部分，用于輸出一控制信號(hào)，該控制信號(hào)在讀操作中把故障隨機(jī)存取存貯器的輸出引腳置于高阻抗?fàn)顟B(tài)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存貯器系統(tǒng)，其中，所述存貯器電路由一通過(guò)X地址存取的非揮發(fā)性存貯器電路構(gòu)成，所述非揮發(fā)性存貯器電路被寫(xiě)入一具有一故障的一芯片地址、一故障標(biāo)記位和一所述冗余校正隨機(jī)存取存貯器部分的X地址，所述校正標(biāo)記位的有效和無(wú)效分別指示與故障地址匹配或不匹配。
3.根據(jù)權(quán)利要求2的半導(dǎo)體存貯器系統(tǒng)，其中，所述屏蔽部分從故障動(dòng)態(tài)隨機(jī)存取存貯器的芯片地址形成一輸出使能信號(hào)，以使所述故障動(dòng)態(tài)隨機(jī)存取存貯器處于一輸出高阻抗?fàn)顟B(tài)。
4.根據(jù)權(quán)利要求3的半導(dǎo)體存貯器系統(tǒng)，其中多個(gè)校正區(qū)域被以相同的X地址設(shè)置到所述存貯器電路。
5.一種包括一故障校正大規(guī)模集成電路的半導(dǎo)體存貯器系統(tǒng)，所述半導(dǎo)體存貯器系統(tǒng)由大量安裝于安裝襯底上的動(dòng)態(tài)隨機(jī)存取存貯器的模塊形成，包括用于捕獲地址和控制信號(hào)的輸入接口部分，所述輸入接口部分與動(dòng)態(tài)隨機(jī)存取存貯器的相同；相應(yīng)于一數(shù)據(jù)總線的輸入/輸出接口部分，該數(shù)據(jù)總線通過(guò)連接所述多個(gè)動(dòng)態(tài)隨機(jī)存取存貯器的輸入/輸出引腳而形成；存貯器電路，其上電寫(xiě)有多個(gè)隨機(jī)存取存貯器的任何一個(gè)的芯片地址和一X故障地址，所述存貯器電路本質(zhì)上為非揮發(fā)性的；由一靜態(tài)隨機(jī)存取存貯器構(gòu)成的冗余校正隨機(jī)存取存貯器部分，其中，位于所述存貯器電路的X地址信號(hào)和故障地址之間的比較匹配信號(hào)選擇一字線，X地址信號(hào)和故障地址通過(guò)所述輸入接口部分被捕獲，且一列被通過(guò)所述輸入接口部分捕獲的Y地址信號(hào)選擇；選擇部分，用于將所述冗余校正隨機(jī)存取存貯器部分的數(shù)據(jù)輸入/輸出總線相應(yīng)于一故障芯片地址連接到一輸入/輸出電路上去；數(shù)據(jù)輸入/輸出部分，用于相應(yīng)于一發(fā)現(xiàn)有故障的動(dòng)態(tài)隨機(jī)存取存貯器選擇性地激活一將要被連結(jié)到一數(shù)據(jù)總線上的輸入/輸出電路；以及屏蔽部分，用于輸出一控制信號(hào)，該控制信號(hào)在讀操作中把故障隨機(jī)存取存貯器的輸出引腳置于高阻抗?fàn)顟B(tài)。
6.一種半導(dǎo)體存貯器系統(tǒng)，包括包括多個(gè)第一數(shù)據(jù)線的第一數(shù)據(jù)總線；包括多個(gè)第二數(shù)據(jù)線的第二數(shù)據(jù)總線；多個(gè)用于傳送多個(gè)地址信號(hào)的地址線；第一控制線；第二控制線；第一存貯器芯片，包括多個(gè)第一數(shù)據(jù)輸入/輸出端子，這些端子與包括于所述第一數(shù)據(jù)總線中的所述多個(gè)第一數(shù)據(jù)線中的每一條相耦合，多個(gè)第一地址輸入端子，端子與所述多個(gè)地址線中的每一條相耦合，以及與所述第一控制線相耦合的第一控制端子；第二存貯器芯片，包括多個(gè)第二數(shù)據(jù)輸入/輸出端子，這些端子與包括于所述第二數(shù)據(jù)總線中的所述多個(gè)第二數(shù)據(jù)線中的每一條相耦合，多個(gè)第二地址輸入端子，端子與所述多個(gè)地址線中的每一條相耦合，以及與所述第二控制線相耦合的第二控制端子；以及冗余存貯器芯片，包括多個(gè)第一冗余數(shù)據(jù)輸入/輸出端子，這些端子與包括于所述第一數(shù)據(jù)總線中的所述多個(gè)第一數(shù)據(jù)線中的每一條相耦合，多個(gè)第二冗余數(shù)據(jù)輸入/輸出端子，端子與包括于所述第二數(shù)據(jù)總線的多個(gè)第二數(shù)據(jù)線的每一條相耦合，多個(gè)冗余地址輸入端子，端子與所述多個(gè)地址線中的每一條相耦合，與所述第一控制線相耦合的第一冗余控制端子，以及與所述的第二控制線相耦合的第二冗余控制端子，其中，所述冗余存貯器芯片按照所述多個(gè)地址信號(hào)把將要由所述第一存貯器芯片輸出的第一數(shù)據(jù)輸出到所述第一數(shù)據(jù)總線，并在所述第一存貯器芯片被校正的情況下將第一控制信號(hào)輸出到所述第一控制線，其中，所述冗余存貯器芯片按照所述多個(gè)地址信號(hào)把將要由所述第二存貯器芯片輸出的第二數(shù)據(jù)輸出到所述第二數(shù)據(jù)總線，并在所述第二存貯器芯片被校正的情況下將第二控制信號(hào)輸出到所述第二控制線，其中，在所述第一存貯器芯片接收所述第一控制信號(hào)時(shí)，所述第一存貯器芯片不相應(yīng)于所述多個(gè)地址信號(hào)將所述第一數(shù)據(jù)輸出到第一數(shù)據(jù)總線去，且其中在所述第二存貯器芯片接收到所述第二控制信號(hào)時(shí)，所述第二存貯器芯片不相應(yīng)于所述多個(gè)地址信號(hào)將所述第二數(shù)據(jù)輸出到第二數(shù)據(jù)總線去。
7.根據(jù)權(quán)利要求6的半導(dǎo)體存貯器系統(tǒng)，其中所述第一存貯器芯片和所述第二存貯器芯片為一動(dòng)態(tài)隨機(jī)存取存貯器。
8.根據(jù)權(quán)利要求6的半導(dǎo)體存貯器系統(tǒng)，其中，當(dāng)所述第一存貯器芯片接收到所述第一控制信號(hào)時(shí)，所述第一存貯器芯片將所述第一數(shù)據(jù)輸入/輸出端子設(shè)置為高阻抗?fàn)顟B(tài)，且當(dāng)所述第二存貯器芯片接收到所述第二控制信號(hào)時(shí)，所述第二存貯器芯片將所述第二數(shù)據(jù)輸入/輸出端子設(shè)置為高阻抗?fàn)顟B(tài)。
全文摘要
一安裝于存儲(chǔ)器模塊上的故障校正LSI，包括用于捕獲地址和控制信號(hào)的輸入接口部分；一相應(yīng)于存儲(chǔ)器設(shè)備數(shù)據(jù)總線的輸入/輸出接口部分；一個(gè)存儲(chǔ)器電路；一個(gè)冗余校正RAM部分；相應(yīng)于一故障芯片地址把冗余校正RAM部分的數(shù)據(jù)輸入/輸出總線連接到一輸入/輸出電路的選擇部分；相應(yīng)于發(fā)現(xiàn)有故障的動(dòng)態(tài)RAM選擇性激活一將要連接到數(shù)據(jù)總線的輸入/輸出電路的數(shù)據(jù)輸入/輸出部分；以及一個(gè)屏蔽部分。
文檔編號(hào)G11C29/02GK1124876SQ9510778
公開(kāi)日1996年6月19日 申請(qǐng)日期1995年6月28日 優(yōu)先權(quán)日1994年6月29日
發(fā)明者和田省治, 檢見(jiàn)崎兼秀, 村中雅也, 尾方真弘, 清柳秀明, 北目哲也, 片山雅弘, 久保埜昌次, 鈴木幸英, 森野誠(chéng), 宮武伸一, 春藤誠(chéng)一, 小山芳久, 大野信彥 申請(qǐng)人:株式會(huì)社日立制作所, 日立Ulsi工程株式會(huì)社