專(zhuān)利名稱(chēng)：一種導(dǎo)電插塞的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體芯片中導(dǎo)電插塞的制 造方法。
背景技術(shù)：
在半導(dǎo)體芯片中，常需要通過(guò)導(dǎo)電插塞將某層金屬與另一層金屬進(jìn)行電連接。但 是，在制造導(dǎo)電插塞的過(guò)程中，常出現(xiàn)導(dǎo)電插塞與其他導(dǎo)電層短路的情況，尤其對(duì)于小尺寸 高集成度的芯片，需要制造高深寬比的導(dǎo)電插塞就更顯得困難。以下結(jié)合圖Ia-圖ld，對(duì)現(xiàn)有技術(shù)中導(dǎo)電插塞的制造方法進(jìn)行說(shuō)明。首先，提供制造導(dǎo)電插塞的襯底，參照?qǐng)D1所示，所述襯底包括第一導(dǎo)電層100， 第一導(dǎo)電層100上的鈍化層101，鈍化層101上的柵極絕緣層103，柵極絕緣層103上的柵 極導(dǎo)電層102，位于柵極導(dǎo)電層102上側(cè)面的第一氧化層110，包圍所述第一氧化層和所述 柵極導(dǎo)電層102的柵極氮化層104，位于柵極氮化層104側(cè)面的第二氧化層108，以及覆蓋 所述第二氧化層108和所述柵極氮化層的柵極硬掩模106 ；其次，在所述襯底上依次形成抗反射層112和光刻膠層114，在所述光刻膠層114 中形成有很多氣泡，具體請(qǐng)參照?qǐng)DIb所示；再次，圖形化所述光刻膠層114和抗反射層112，并以圖形化的所述光刻膠層114 和所述抗反射層112為掩模進(jìn)行濕刻蝕，直至露出第一導(dǎo)電層100，以形成通孔116，因?yàn)闁?極氮化層104和第一氧化層110的刻蝕速率不同，形成的所述通孔116上大下小，如瓶塞 狀，請(qǐng)參照?qǐng)DIc所示；最后，在所述通孔116內(nèi)形成導(dǎo)電插塞118，請(qǐng)參照?qǐng)DId所示。由于在光刻膠層114中形成有氣泡，所以形成的所述插塞的較大部分比較靠下， 容易與柵極導(dǎo)電層102短路。尤其對(duì)于小尺寸高集成度的芯片，需要制造高深寬比的導(dǎo)電 插塞，所以需要形成的插塞的較大部分的大小受到限制，這樣，就更容易出現(xiàn)導(dǎo)電插塞的較 大部分與柵極導(dǎo)電層短路的現(xiàn)象。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)中導(dǎo)電插塞的較大部分與柵極導(dǎo)電層短路的問(wèn)題，本發(fā)明提供一 種導(dǎo)電插塞的制造方法。本發(fā)明的導(dǎo)電插塞的制造方法，包括提供制造導(dǎo)電插塞的襯底，所述襯底包括第一導(dǎo)電層；在所述襯底上形成抗反射層，并在所述抗反射層上涂布預(yù)沾濕溶液；在所述抗反射層上形成光刻膠層；圖形化所述光刻膠層和抗反射層，并以圖形化的所述光刻膠層和所述抗反射層為 掩模進(jìn)行濕刻蝕，直至露出所述第一導(dǎo)電層，從而形成通孔；在所述通孔內(nèi)填充導(dǎo)電物質(zhì)，從而形成導(dǎo)電插塞。
優(yōu)選的，所述預(yù)沾濕溶液為0K73。進(jìn)一步的，所述預(yù)沾濕溶液的量為16毫升。進(jìn)一步的，所述襯底還包括第一導(dǎo)電層上的鈍化層，鈍化層上的柵極絕緣層，柵 極絕緣層上的柵極導(dǎo)電層，位于柵極導(dǎo)電層上側(cè)面的第一氧化層，包圍所述第一氧化層和 所述柵極導(dǎo)電層的柵極氮化層，位于柵極氮化層側(cè)面的第二氧化層，以及覆蓋所述第二氧 化層和所述柵極氮化層的柵極硬掩模。本發(fā)明的導(dǎo)電插塞的制造方法，能制造出合格的導(dǎo) 電插塞，尤其是能制造出較高深寬比的導(dǎo)電插塞，使半導(dǎo)體芯片的良率得到很大程度的提 高。因此，隨著半導(dǎo)體芯片集成度的不斷增加，半導(dǎo)體芯片中每個(gè)元件的尺寸比例性的減 小，本發(fā)明的導(dǎo)電插塞的制造方法也會(huì)越來(lái)越重要。


圖Ia-圖Id為現(xiàn)有技術(shù)中導(dǎo)電插塞各制造步驟的結(jié)構(gòu)示意圖；加為本發(fā)明中制造導(dǎo)電插塞的各步驟地結(jié)構(gòu)示意圖。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容以及保護(hù)范圍更加清楚、易懂，以下結(jié)合附圖對(duì)本發(fā)明的內(nèi) 容作詳細(xì)說(shuō)明。以下結(jié)合2d，對(duì)本發(fā)明的導(dǎo)電插塞的制造方法進(jìn)行說(shuō)明。本發(fā)明的導(dǎo)電插塞的制造方法，包括首先，提供制造導(dǎo)電插塞的襯底，參照?qǐng)D加所示，所述襯底包括第一導(dǎo)電層200， 第一導(dǎo)電層200上的鈍化層201，鈍化層201上的柵極絕緣層203，柵極絕緣層203上的柵 極導(dǎo)電層202，位于柵極導(dǎo)電層202上側(cè)面的第一氧化層110，包圍所述第一氧化層和所述 柵極導(dǎo)電層202的柵極氮化層204，位于柵極氮化層204側(cè)面的第二氧化層208，以及覆蓋 所述第二氧化層208和所述柵極氮化層的柵極硬掩模206 ；所述柵極導(dǎo)電層202的材料可以為多晶硅、鎢、氮化鎢或硅化鎢；所述鈍化層201、 柵極氮化層204、柵極硬掩模206可以為氮化硅或氮氧化硅；所述柵極絕緣層203、第一氧化 層、第二氧化層可以為氧化硅；所述第一導(dǎo)電層202可以為雜質(zhì)擴(kuò)散區(qū)，如源極、漏極的接 觸面；其次，在所述襯底上形成抗反射層212，并在所述抗反射層212上涂布預(yù)沾濕溶液 220，形成如圖2b所示的結(jié)構(gòu)；其次，在所述抗反射層212上形成光刻膠層214，在所述光刻膠層214中形成有沒(méi) 有氣泡，具體請(qǐng)參照?qǐng)D2c所示；再次，圖形化所述光刻膠層214和抗反射層212，并以圖形化的所述光刻膠層214 和所述抗反射層212為掩模進(jìn)行濕刻蝕，直至露出第一導(dǎo)電層200，以形成通孔216，因?yàn)闁?極氮化層204和第一氧化層210的刻蝕速率不同，形成的所述通孔216上大下小，如瓶塞 狀，請(qǐng)參照?qǐng)D2d所示；最后，在所述通孔216內(nèi)填充導(dǎo)電物質(zhì)，從而形成導(dǎo)電插塞218，請(qǐng)參照?qǐng)D加所示。優(yōu)選的，涂布預(yù)沾濕溶液220的量為16毫升，所述預(yù)沾濕溶液220為0K73，所述 0K73的成分為70 % (體積百分比)的PGME (單甲基醚丙二醇)和30 %的PGMEA (丙二醇甲醚醋酸脂)； 由于在光刻膠層214中沒(méi)有形成氣泡，所以形成的所述插塞的較大部分比較靠 上，不容易與柵極導(dǎo)電層202短路。尤其對(duì)于小尺寸高集成度的芯片，需要制造高深寬比的 導(dǎo)電插塞，本發(fā)明的導(dǎo)電插塞的制造方法能形成符合要求的導(dǎo)電插塞。因此，利用本發(fā)明的 導(dǎo)電插塞的制造方法，可以很大程度的提高半導(dǎo)體芯片的良率。
權(quán)利要求
1.一種導(dǎo)電插塞的制造方法，包括提供制造導(dǎo)電插塞的襯底，所述襯底包括第一導(dǎo)電層；在所述襯底上形成抗反射層，并在所述抗反射層上涂布預(yù)沾濕溶液；在所述抗反射層上形成光刻膠層；圖形化所述光刻膠層和抗反射層，并以圖形化的所述光刻膠層和所述抗反射層為掩模 進(jìn)行濕刻蝕，直至露出所述第一導(dǎo)電層，從而形成通孔； 在所述通孔內(nèi)填充導(dǎo)電物質(zhì)，從而形成導(dǎo)電插塞。
2.如權(quán)利要求1所述的導(dǎo)電插塞的制造方法，其特征在于，所述預(yù)沾濕溶液為0K73。
3.如權(quán)利要求2所述的導(dǎo)電插塞的制造方法，其特征在于，所述預(yù)沾濕溶液的量為16毫升。
4.如權(quán)利要求1-3中任一項(xiàng)所述的導(dǎo)電插塞的制造方法，其特征在于，所述襯底還包 括第一導(dǎo)電層上的鈍化層，鈍化層上的柵極絕緣層，柵極絕緣層上的柵極導(dǎo)電層，位于柵 極導(dǎo)電層上側(cè)面的第一氧化層，包圍所述第一氧化層和所述柵極導(dǎo)電層的柵極氮化層，位 于柵極氮化層側(cè)面的第二氧化層，以及覆蓋所述第二氧化層和所述柵極氮化層的柵極硬掩 模。
全文摘要
本發(fā)明提供一種導(dǎo)電插塞的制造方法，通過(guò)在抗反射層上涂布預(yù)沾濕溶液，然后再在抗反射層上形成光刻膠，可以使形成的導(dǎo)電插塞的深寬比比較大，不容易發(fā)生導(dǎo)電插塞和導(dǎo)電層的短路。
文檔編號(hào)H01L21/768GK102054744SQ20091019806
公開(kāi)日2011年5月11日 申請(qǐng)日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者孫萬(wàn)峰, 孫鵬, 黃永彬 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司