在通過間隔物蝕刻技術形成的溝槽中形成柵欄導體的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體集成電路(IC)制作，且更特定來說涉及在半導體裸片(例如，集成電路裸片)的制作期間在其中形成導電線的次光刻圖案。
【背景技術】
[0002]已通過可用的光刻工藝限制用于半導體裸片中的有源元件(例如，晶體管)的互連的經圖案化導電線的大小的減小。隨著由形成半導體裸片上的晶體管的光刻遮蔽工藝的改進引起的這些晶體管的數目增加，必須互連這些大小逐漸減小的晶體管的導電線已無法在大小上與漸小晶體管成比例地減小。

【發(fā)明內容】

[0003]因此，需要一種在不限制可用于制造半導體集成電路的光刻工藝的情況下減小經圖案化導電線的大小的方式。
[0004]根據一實施例，一種用于在半導體集成電路裸片中形成柵欄導體的方法可包括以下步驟:將第一電介質沉積在半導體襯底的一面上；在所述第一電介質中形成至少一個溝槽；將犧牲膜沉積在所述第一電介質上，包含沉積在所述至少一個溝槽的壁及底部上；從所述第一電介質的一面及所述至少一個溝槽的所述底部移除所述犧牲膜的部分，其中犧牲膜僅保留在所述至少一個溝槽的所述壁上；將第二電介質沉積在所述至少一個溝槽的所述壁上的所述犧牲膜之間；移除所述第一電介質及所述第二電介質直到可在所述第一電介質與所述第二電介質之間暴露所述犧牲膜的頂部部分為止；移除所述第一電介質與所述第二電介質之間的所述犧牲膜，從而在其中留下至少兩個窄溝道；將導電材料沉積在所述第一電介質及所述第二電介質的所述面上并沉積到所述至少兩個窄溝道中；及移除所述導電材料的在所述第一電介質及所述第二電介質的所述面上的部分直到可僅在所述至少兩個窄溝道中暴露所述導電材料的頂部為止。
[0005]根據所述方法的又一實施例，在所述移除所述導電材料的在所述第一電介質及所述第二電介質的所述面上的部分的步驟之后，所述方法可進一步包括將所述導電材料的在所述至少兩個窄溝道中的部分分離成獨立柵欄導體的步驟。根據所述方法的又一實施例，在所述從所述第一電介質的所述面及所述至少一個溝槽的所述底部移除所述犧牲膜的部分的步驟之后，所述方法可進一步包括從所述至少一個溝槽的所述壁的部分移除所述犧牲膜的步驟。
[0006]根據所述方法的又一實施例，所述沉積所述第一電介質的步驟可包括在所述半導體襯底的所述面上將所述第一電介質沉積到從約100納米到約2000納米的厚度的步驟。根據所述方法的又一實施例，所述形成所述至少一個溝槽的步驟包括在所述第一電介質中將所述至少一個溝槽形成到從約100納米到約2000納米的深度的步驟。根據所述方法的又一實施例，所述形成所述至少一個溝槽的步驟包括在所述第一電介質中形成具有從約100納米到約2000納米的寬度的所述至少一個溝槽的步驟。根據所述方法的又一實施例，所述沉積所述犧牲膜的步驟包括將所述犧牲膜沉積到從約100納米到約2000納米的厚度的步驟。根據所述方法的又一實施例，所述沉積所述第二電介質的步驟包括將所述第二電介質沉積到從約100納米到約2000納米的厚度的步驟。
[0007]根據所述方法的又一實施例，所述犧牲膜可選自由以下各項組成的群組:SiN、Si02& S1xNy。根據所述方法的又一實施例，所述導電材料可選自由以下各項組成的群組:Al、Ag、Au、Fe、Ta、TaN、Ti及TiN。根據所述方法的又一實施例，所述導電材料包括銅(Cu)。
[0008]根據所述方法的又一實施例，將勢皇層沉積在所述至少一個窄溝道中的步驟可在所述將所述導電材料沉積在其中的步驟之前。根據所述方法的又一實施例，所述分離所述導電材料的部分的步驟可包括借助反應離子蝕刻(RIE)分離所述導電材料的部分的步驟。根據所述方法的又一實施例，所述RIE可為侵蝕性的。根據所述方法的又一實施例，所述方法可包括用電介質填充通過所述RIE形成的間隙及對其進行化學機械平面化(CMP)拋光的步驟。
[0009]根據另一實施例，一種半導體裸片可包括:半導體襯底；第一電介質，其在所述半導體襯底的一面上；至少一個溝槽，其在所述第一電介質中；至少兩個窄溝道，其在所述至少一個溝槽中，由在所述至少一個溝槽的壁上的犧牲膜及第二電介質形成，其中所述第二電介質填充所述至少一個溝槽的所述壁上的所述犧牲膜之間的空間，且借此可移除所述犧牲膜從而形成所述至少兩個窄溝道；及導電材料，其填充所述至少兩個窄溝道；其中所述至少兩個窄溝道中的所述導電材料可經分離并用作柵欄導體以連接所述半導體裸片的有源元件。
[0010]根據又一實施例，多個柵欄導體可通過將所述至少兩個窄溝道中的所述導電材料分離成所要長度而制成。根據又一實施例，所述第一電介質可具有從約100納米到約2000納米的厚度。根據又一實施例，所述至少一個溝槽可具有從約100納米到約2000納米的深度及從約100納米到約2000納米的寬度。根據又一實施例，所述犧牲膜具有從約100納米到約2000納米的厚度。根據又一實施例，所述第二電介質可具有從約100納米到約2000納米的厚度。根據又一實施例，勢皇層可在至少一個窄溝道的所述壁與所述導電材料之間。根據又一實施例，所述導電材料可為銅。
【附圖說明】
[0011]通過參考連同附圖一起進行的以下說明可獲得對本發(fā)明的更完整理解，附圖中:
[0012]圖1圖解說明包括多個半導體裸片的半導體集成電路晶片的示意性平面視圖；
[0013]圖2、3、3A及3B圖解說明根據本發(fā)明的特定實例性實施例的用于在半導體裸片中形成導電線的次光刻圖案的半導體制作步驟的示意性立面圖；
[0014]圖4圖解說明根據本發(fā)明的特定實例性實施例的形成于半導體裸片中的導電線的多個次光刻圖案的示意性平面視圖；
[0015]圖5圖解說明根據本發(fā)明的特定實例性實施例的形成于半導體裸片中的導電線的多個次光刻圖案的示意性平面視圖；
[0016]圖6圖解說明根據本發(fā)明的特定實例性實施例的準備使導電線彼此分離的圖5中所展示的導電線的多個次光刻圖案的示意性平面視圖；
[0017]圖7圖解說明根據本發(fā)明的特定實例性實施例的在導電線的部分經移除以使導電線彼此分離的情況下在圖5及6中展示的導電線的多個次光刻圖案的示意性平面視圖；
[0018]圖8圖解說明根據本發(fā)明的另一特定實例性實施例的具有形成于半導體裸片中的各種走線路徑的導電線的多個次光刻圖案的示意性平面視圖；
[0019]圖9圖解說明根據本發(fā)明的另一特定實例性實施例的準備分離成半導體裸片中的獨立導體的如圖8中所展示具有各種走線路徑的導電線的多個次光刻圖案的示意性平面視圖；
[0020]圖10圖解說明根據本發(fā)明的另一特定實例性實施例的在分離成半導體裸片中的獨立導體之后的如圖8及9中所展示具有各種走線路徑的導電線的多個次光刻圖案的示意性平面視圖；
[0021]圖11圖解說明根據本發(fā)明的特定實例性實施例的用于在半導體裸片中形成導電線的多個次光刻圖案的示意性工藝流程圖；及
[0022]圖12圖解說明根據本發(fā)明的其它特定實例性實施例的用于在半導體裸片中形成導電線的多個次光刻圖案的示意性工藝流程圖。
[0023]盡管本發(fā)明易于作出各種修改及替代形式，但在圖式中展示并在本文中詳細描述其特定實例性實施例。然而應理解，本文中對特定實例性實施例的說明并非打算將本發(fā)明限于本文中所揭示的特定形式，而是相反，本發(fā)明打算涵蓋如所附權利要求書所界定的所有修改及等效形式。
【具體實施方式】
[0024]根據本發(fā)明的教示，間隔物蝕刻工藝可用于在沉積到半導體裸片的一面上的第一電介質中產生至少一個溝槽。接著將犧牲膜沉積到所述第一電介質的一面上到所要厚度，包含沉積到所述至少一個溝槽的壁及底部上。接著從所述第一電介質的所述面及所述至少一個溝槽的所述底部移除所述犧牲膜，從而僅留下在所述至少一個溝槽的所述壁上的犧牲膜。此可通過(舉例來說，但不限于)從所述第一電介質的所述面及所述至少一個溝槽的所述底部表面蝕刻所述犧牲膜而實現。還可在間隙填充步驟可在導體中形成斷開的上述步驟期間選擇性地“斷開”(例如，移除)所述犧牲膜的選定部分。接下來，將第二電介質沉積在所述第一電介質的所述面及所述溝槽的所述壁上的所述犧牲膜上方，其中用所述第二電介質填充所述至少一個溝槽的所述壁上的所述犧牲膜之間的間隙。接著通過(舉例來說，但不限于)拋光來移除所述第二電介質，直到再次暴露所述至少一個溝槽的所述壁上的所述犧牲膜的頂部為止。
[0025]接下來，可通過(舉例來說，但不限于)汲取來移除所述犧牲膜，其中汲取工藝具有良好