功率因數(shù)改善電路的制作方法
【專(zhuān)利摘要】本發(fā)明提供功率因數(shù)改善電路，能夠單獨(dú)進(jìn)行控制且提高效率。功率因數(shù)改善電路對(duì)交流電壓進(jìn)行整流而轉(zhuǎn)換為直流電壓，經(jīng)由電抗器和開(kāi)關(guān)元件的串聯(lián)電路對(duì)直流電壓進(jìn)行開(kāi)關(guān)，對(duì)電抗器的再生能量進(jìn)行整流平滑來(lái)獲得規(guī)定的輸出電壓，該功率因數(shù)改善電路具有：底部導(dǎo)通設(shè)定部，其根據(jù)開(kāi)關(guān)元件截止時(shí)兩端電壓衰減振動(dòng)時(shí)的底部，設(shè)定導(dǎo)通定時(shí)；導(dǎo)通時(shí)間設(shè)定部，其根據(jù)輸出電壓，設(shè)定開(kāi)關(guān)元件的導(dǎo)通時(shí)間；以及底部跳變控制部，其在導(dǎo)通時(shí)間設(shè)定部設(shè)定的導(dǎo)通時(shí)間和開(kāi)關(guān)元件截止時(shí)流過(guò)電抗器的電流的再生期間的比率為規(guī)定值以下的情況下，使開(kāi)關(guān)元件進(jìn)行準(zhǔn)諧振，在比率超過(guò)規(guī)定值的情況下，從最初的底部起進(jìn)行1次跳變而到達(dá)下一個(gè)底部時(shí)，使開(kāi)關(guān)元件導(dǎo)通。
【專(zhuān)利說(shuō)明】
功率因數(shù)改善電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及功率因數(shù)改善電路，尤其涉及功率因數(shù)改善電路在輕負(fù)載時(shí)的輸出電壓控制。
【背景技術(shù)】
[0002]例如，專(zhuān)利文獻(xiàn)I中記載了一種由功率因數(shù)改善轉(zhuǎn)換器和DC/DC轉(zhuǎn)換器組合而成的開(kāi)關(guān)電源裝置。該開(kāi)關(guān)電源裝置在DC/DC轉(zhuǎn)換器中具有檢測(cè)負(fù)載的狀態(tài)的負(fù)載狀態(tài)檢測(cè)部。當(dāng)負(fù)載狀態(tài)檢測(cè)部檢測(cè)到DC/DC轉(zhuǎn)換器的負(fù)載狀態(tài)是輕負(fù)載時(shí)，DC/DC轉(zhuǎn)換部向功率因數(shù)改善轉(zhuǎn)換器輸出輕負(fù)載檢測(cè)信號(hào)，功率因數(shù)改善轉(zhuǎn)換器降低頻率。由此，能夠提高輕負(fù)載時(shí)的效率。
[0003]【專(zhuān)利文獻(xiàn)I】:日本特開(kāi)2014-131455號(hào)公報(bào)
[0004]然而，在現(xiàn)有的功率因數(shù)改善電路中，利用功率因數(shù)改善轉(zhuǎn)換器和DC/DC轉(zhuǎn)換器的組合來(lái)檢測(cè)負(fù)載狀態(tài)。因此，無(wú)法單獨(dú)使用功率因數(shù)改善轉(zhuǎn)換器進(jìn)行控制。
[0005]S卩，由于構(gòu)成為檢測(cè)DC/DC轉(zhuǎn)換器的負(fù)載狀態(tài)并將檢測(cè)信號(hào)輸出到功率因數(shù)改善轉(zhuǎn)換器，因此，在安裝上需要留意各轉(zhuǎn)換器之間的圖案布線等，還要考慮由噪聲導(dǎo)致的誤動(dòng)作等。因此，希望在各轉(zhuǎn)換器內(nèi)進(jìn)行控制。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供能夠單獨(dú)進(jìn)彳丁控制且能夠提尚效率的功率因數(shù)改善電路。
[0007]為了解決上述課題，在本發(fā)明的功率因數(shù)改善電路中，對(duì)交流電壓進(jìn)行整流而轉(zhuǎn)換為直流電壓，經(jīng)由電抗器和開(kāi)關(guān)元件的串聯(lián)電路對(duì)所述直流電壓進(jìn)行開(kāi)關(guān)，對(duì)所述電抗器的再生能量進(jìn)行整流平滑來(lái)獲得規(guī)定的輸出電壓，該功率因數(shù)改善電路的特征在于，具有:導(dǎo)通時(shí)間設(shè)定部，其根據(jù)所述輸出電壓，設(shè)定所述開(kāi)關(guān)元件的導(dǎo)通時(shí)間；底部檢測(cè)部，其檢測(cè)在所述開(kāi)關(guān)元件截止時(shí)兩端電壓衰減振動(dòng)時(shí)的底部；以及底部跳變控制部，其在所述導(dǎo)通時(shí)間設(shè)定部設(shè)定的導(dǎo)通時(shí)間與所述開(kāi)關(guān)元件截止時(shí)流過(guò)所述電抗器的電流的再生期間之間的比率為規(guī)定值以下的情況下，使所述開(kāi)關(guān)元件進(jìn)行準(zhǔn)諧振(擬似共振)，在所述比率超過(guò)所述規(guī)定值的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使所述開(kāi)關(guān)元件導(dǎo)通。
[0008]根據(jù)本發(fā)明，底部跳變控制部在導(dǎo)通時(shí)間與電抗器電流的再生期間之間的比率為規(guī)定值以下的情況下，使開(kāi)關(guān)元件進(jìn)行準(zhǔn)諧振，在比率超過(guò)規(guī)定值的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使開(kāi)關(guān)元件導(dǎo)通，因此，能夠使用功率因數(shù)改善電路單獨(dú)進(jìn)行控制，能夠提高效率。
【附圖說(shuō)明】
[0009]圖1是本發(fā)明的實(shí)施例1的功率因數(shù)改善電路的電路圖。
[0010]圖2是本發(fā)明的實(shí)施例1的功率因數(shù)改善電路的變形例的電路圖。
[0011]圖3是用于說(shuō)明在本發(fā)明的實(shí)施例1的功率因數(shù)改善電路的重負(fù)載時(shí)，輸入電壓較低時(shí)的準(zhǔn)諧振和輸入電壓較高時(shí)的I次跳變控制的時(shí)序圖。
[0012]圖4是用于說(shuō)明在本發(fā)明的實(shí)施例2的功率因數(shù)改善電路的輕負(fù)載時(shí)，輸入電壓較低時(shí)的4次跳變控制和輸入電壓較高時(shí)的I次跳變控制的時(shí)序圖。
[0013]圖5是本發(fā)明的實(shí)施例3的功率因數(shù)改善電路的重負(fù)載時(shí)的PFC控制部的詳細(xì)的電路圖。
[0014]圖6是用于說(shuō)明圖5所示的實(shí)施例3的重負(fù)載時(shí)的功率因數(shù)改善電路的輸入電壓較低時(shí)的準(zhǔn)諧振和輸入電壓較高時(shí)的I次跳變控制的時(shí)序圖。
[0015]圖7是本發(fā)明的實(shí)施例4的功率因數(shù)改善電路的輕負(fù)載時(shí)進(jìn)行I次跳變控制的PFC控制部的詳細(xì)的電路圖。
[0016]圖8是用于說(shuō)明圖7所示的實(shí)施例4的功率因數(shù)改善電路的輸入電壓較低時(shí)和輸入電壓較高時(shí)的I次跳變控制的時(shí)序圖。
[0017]圖9是在本發(fā)明的實(shí)施例5的功率因數(shù)改善電路的輕負(fù)載時(shí)進(jìn)行4次跳變控制的PFC控制部的詳細(xì)的電路圖。
[0018]圖10是表示圖9所示的實(shí)施例5的功率因數(shù)改善電路的跳變電路的跳變輸入所對(duì)應(yīng)的跳變數(shù)量的圖。
[0019]圖11是用于說(shuō)明在圖9所示的實(shí)施例5的功率因數(shù)改善電路的輕負(fù)載時(shí)，輸入電壓較低時(shí)的4次跳變控制和輸入電壓較高時(shí)的I次跳變控制的時(shí)序圖。
[0020]標(biāo)號(hào)說(shuō)明
[0021]1:交流電源；2:濾波器；DB:全波整流電路；Q1:開(kāi)關(guān)兀件；L、L1:電抗器；La:主繞組；Lb:輔助繞組；D1:二極管；C1、C2、C3、C4、ClU C12:電容器；R1?R3、R7:電阻；11、12:電流源；FF1、FF2、FF3、FF4:觸發(fā)器電路;CP1、CP2、CP3、CP4:比較器;Q11、Q12:晶體管；AND UAND 2 與”電路；0R I 或”電路；0ΤΑ 1:運(yùn)算放大器；Vrl、Vr4、Vr:基準(zhǔn)電壓；10、1A:PFC控制部；11:再生期間檢測(cè)電路；12 =ZCD ；13:延遲電路；14:單觸發(fā)電路；15:計(jì)數(shù)器；16、16a:跳變電路；17:下降沿單觸發(fā)電路。
【具體實(shí)施方式】
[0022]以下，參照附圖對(duì)本發(fā)明的功率因數(shù)改善電路的幾個(gè)實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。
[0023]實(shí)施例1
[0024]圖1是本發(fā)明的實(shí)施例1的功率因數(shù)改善電路的電路圖。在圖1所示的實(shí)施例1的功率因數(shù)改善電路中，濾波器2去除來(lái)自交流電源I的交流電壓中包含的噪聲等。全波整流電路DB對(duì)來(lái)自濾波器2的交流電壓進(jìn)行整流后輸出到電容器Cl的兩端。
[0025]電容器Cl的兩端連接有電抗器L、開(kāi)關(guān)元件Ql、以及電流檢測(cè)電阻Rl的串聯(lián)電路。開(kāi)關(guān)元件Ql由MOSFET構(gòu)成，開(kāi)關(guān)元件Ql的漏極-源極之間連接有二極管Dl與電容器C2的串聯(lián)電路。
[0026]電容器C2的兩端連接有電阻R2與電阻R3的串聯(lián)電路。電抗器L由相互電磁耦合的主繞組La和輔助繞組Lb構(gòu)成，主繞組La的一端連接于電容器Cl的一端，主繞組La的另一端連接于開(kāi)關(guān)元件Ql的漏極和二極管Dl的正極。輔助繞組Lb的一端經(jīng)由電阻R7連接于PFC控制部10，輔助繞組Lb的另一端接地。
[0027]PFC控制部10根據(jù)電阻R2和電阻R3之間的輸出電壓和電流檢測(cè)電阻Rl的兩端電壓以及來(lái)自電抗器L的輔助繞組Lb的電流，對(duì)開(kāi)關(guān)元件Ql進(jìn)行導(dǎo)通/截止控制，由此使輸出電壓成為規(guī)定值，并且對(duì)功率因數(shù)進(jìn)行改善。
[0028]相對(duì)于圖1所示的功率因數(shù)改善電路，圖2所示的功率因數(shù)改善電路僅包含電抗器L的主繞組構(gòu)成而沒(méi)有輔助繞組，并包含PFC控制部10A。PFC控制部1A根據(jù)電阻R2和電阻R3之間的輸出電壓和電阻Rl的兩端電壓，控制開(kāi)關(guān)元件Ql的導(dǎo)通/截止，由此使輸出電壓成為規(guī)定值，并且對(duì)功率因數(shù)進(jìn)行改善。
[0029]下面說(shuō)明的PFC控制部10和PFC控制部1A在本發(fā)明中起到的功能相同，因此，這里對(duì)PFC控制部10的功能進(jìn)行說(shuō)明。
[0030]實(shí)施例1的PFC控制部10在重負(fù)載時(shí)(額定負(fù)載時(shí))，如圖3所示的那樣動(dòng)作。gp，在如圖3(a)所示輸入電壓Vin(全波整流電路DB的電壓)較低時(shí)，PFC控制部10如圖3(b)所示使開(kāi)關(guān)元件Ql進(jìn)行準(zhǔn)諧振，而在輸入電壓Vin較高時(shí)，PFC控制部10如圖3(c)所示對(duì)開(kāi)關(guān)元件Ql進(jìn)行I次跳變控制。
[0031]在準(zhǔn)諧振中，如圖3 (b)所示，在開(kāi)關(guān)元件Ql截止的時(shí)候，當(dāng)?shù)竭_(dá)漏極-源極間電壓衰減振動(dòng)時(shí)的最小值即最初的底部(bottom)時(shí)，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0032]I次跳變控制是指如下這樣的控制:在開(kāi)關(guān)元件Ql截止的時(shí)候，當(dāng)從漏極-源極間電壓為最小值的最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0033]實(shí)施例2
[0034]實(shí)施例2的PFC控制部10在輕負(fù)載時(shí)，進(jìn)行如圖4所示的動(dòng)作。即，在如圖4 (a)所示輸入電壓Vin較低時(shí)，PFC控制部10如圖4 (b)所示對(duì)開(kāi)關(guān)元件Ql進(jìn)行4次跳變控制，在輸入電壓Vin較高時(shí)，PFC控制部10如圖4(c)所示對(duì)開(kāi)關(guān)元件Ql進(jìn)行I次跳變控制。
[0035]實(shí)施例3
[0036]圖5是本發(fā)明的實(shí)施例3的功率因數(shù)改善電路的重負(fù)載時(shí)的PFC控制部的詳細(xì)的電路圖。實(shí)施例3的功率因數(shù)改善電路是圖3所示的PFC控制部10的具體例子。
[0037]圖5所示的PFC控制部1a具有:電流源I1、12，電容器Cll、C12，觸發(fā)器電路FF1、FF2，比較器CP1、CP2，晶體管Q11、Q12，“與”電路AND UAND 2，ZCD (零交叉電流檢測(cè)器)12，延遲電路13，單觸發(fā)電路14，計(jì)數(shù)器15，跳變電路16，下降沿單觸發(fā)電路17，運(yùn)算放大器OTAl，以及基準(zhǔn)電壓Vr。
[0038]運(yùn)算放大器OTAl的同相端子連接有基準(zhǔn)電壓Vr，反相端子與FB端子相連接，運(yùn)算放大器OTAl和基準(zhǔn)電壓Vr構(gòu)成輸出電壓的誤差放大器。另外，連接于COMP端子的電容器C4是相位補(bǔ)償用電容器。
[0039]電流源Il和電容器Cll串聯(lián)連接，電容器Cll的兩端與由MOSFET構(gòu)成的晶體管Qll的漏極和源極相連接。晶體管Qll的柵極連接于觸發(fā)器電路FFl的輸出端子Q。比較器CPl的反相端子㈠連接于電容器Cll的一端，同相端子⑴連接于COMP端子，輸出端子連接于“與”電路AND I的一個(gè)輸入端子。
[0040]“與”電路AND I的另一個(gè)輸入端子與觸發(fā)器電路FFl的反相輸出端子Qb和由MOSFET構(gòu)成的晶體管Q12的柵極相連接，輸出端子與開(kāi)關(guān)元件Ql的柵極和下降沿單觸發(fā)電路17的輸入端子相連接。下降沿單觸發(fā)電路17的輸出端子與觸發(fā)器電路FFl的置位端子S相連接。
[0041]電流源12和電容器C12串聯(lián)連接，電容器C12的兩端與由MOSFET構(gòu)成的晶體管Q12的漏極和源極相連接。比較器CP2的同相端子連接于電容器C12的一端，反相端子連接于COMP端子，輸出端子連接于“與”電路AND 2的一個(gè)輸入端子。電流源12、電容器C12、晶體管Q12以及比較器CP2設(shè)定開(kāi)關(guān)元件Ql截止后流過(guò)電抗器L的電流的再生時(shí)間。
[0042]“與”電路AND 2的另一個(gè)輸入端子與單觸發(fā)電路14的輸出端子和計(jì)數(shù)器15的輸入端子相連接，輸出端子與觸發(fā)器電路FF2的置位端子S相連接。觸發(fā)器電路FF2的復(fù)位端子R與觸發(fā)器電路FFl的置位端子S和下降沿單觸發(fā)電路17的輸出端子相連接，輸出端子Q與跳變電路16相連接。
[0043]電流源12、電容器C12、晶體管Q12、比較器CP2、“與”電路AND 2以及觸發(fā)器電路FF2構(gòu)成再生期間檢測(cè)電路11。
[0044]“與”電路AND I的輸出端子與開(kāi)關(guān)元件Ql的柵極和下降沿單觸發(fā)電路17的輸入端子相連接。下降沿單觸發(fā)電路17的輸出端子與觸發(fā)器電路FFl的置位端子S相連接。
[0045]Z⑶12、延遲電路13以及單觸發(fā)器電路14構(gòu)成底部檢測(cè)部，該底部檢測(cè)部檢測(cè)在開(kāi)關(guān)元件截止的時(shí)候，漏極-源極間的兩端電壓衰減振動(dòng)時(shí)的底部。電流源I1、電容器C11、晶體管Qll以及比較器CPl構(gòu)成導(dǎo)通時(shí)間設(shè)定部，該導(dǎo)通時(shí)間設(shè)定部根據(jù)檢測(cè)出的底部，設(shè)定開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間。
[0046]電流源12、電容器C12、晶體管Q12、比較器CP2、“與”電路AND 2、觸發(fā)器電路FF2、跳變電路16以及計(jì)數(shù)器15構(gòu)成底部跳變控制部。
[0047]底部跳變控制部進(jìn)行如下控制:在開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間Ton與開(kāi)關(guān)元件Ql截止時(shí)流過(guò)電抗器L的電流的再生期間Tr之間的比率為規(guī)定值(例如I)以下的情況下，使開(kāi)關(guān)元件Ql進(jìn)行準(zhǔn)諧振，在所述比率超過(guò)規(guī)定值的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)使開(kāi)關(guān)元件Ql導(dǎo)通(稱(chēng)為I次跳變控制)。
[0048]另外，PFC控制部10使開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間Ton固定，在輸入電壓較低的情況下，開(kāi)關(guān)元件Ql的截止時(shí)間Toff變短，在輸入電壓較高的情況下，開(kāi)關(guān)元件Ql的截止時(shí)間變長(zhǎng)。在該實(shí)施例中，將開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間Ton與開(kāi)關(guān)元件Ql截止時(shí)流過(guò)電抗器L的電流的再生期間Tr之間的比率即規(guī)定值設(shè)為I。
[0049]圖6是用于說(shuō)明圖5所示的實(shí)施例3的重負(fù)載時(shí)的功率因數(shù)改善電路的輸入電壓較低時(shí)的準(zhǔn)諧振和輸入電壓較高時(shí)的I次跳變控制的時(shí)序圖。圖6(b)是在重負(fù)載時(shí)輸入電壓較低時(shí)(圖6(a)的全波整流波形的A部)的準(zhǔn)諧振的各部分的時(shí)序圖。圖6(c)是在重負(fù)載時(shí)輸入電壓較高時(shí)(圖6(b)的全波整流波形的B部)的I次跳變控制的各部分的時(shí)序圖。
[0050]在圖6 (b)、圖6 (C)中，Vds表示開(kāi)關(guān)元件Ql的漏極-源極間電壓、Ids表示開(kāi)關(guān)元件Ql的漏極-源極間的電流、IDl表示流過(guò)二極管Dl的電流、Vgs表示開(kāi)關(guān)元件Ql的柵極-源極間電壓、Vzcd表示ZCD 12的檢測(cè)電壓、Vone表示單觸發(fā)電路14的電壓、FFlS表示觸發(fā)器電路FFl的置位端子的電壓、FFlR表示觸發(fā)器電路FFl的復(fù)位端子R的電壓、FFlQ表示觸發(fā)器電路FFl的輸出端子Q的電壓、FFlQb表示觸發(fā)器電路FFl的反相輸出端子Qb的電壓、Vcll表示電容器Cll的電壓、FF2S表示觸發(fā)器電路FF2的置位端子S的電壓、FF2R表示觸發(fā)器電路FF2的復(fù)位端子R的電壓、FF2Q表示觸發(fā)器電路FF2的輸出端子Q的電壓、FF2Qb表示觸發(fā)器電路FF2的反相輸出端子Qb的電壓、Vcl2表示電容器C12的電壓、CP2out表示比較器CP2的輸出、SKIP表示跳變電路16的輸出。
[0051]其中，流過(guò)二極管Dl的電流IDl為正的期間相當(dāng)于電流流過(guò)電抗器L的再生期間。
[0052]接著，參照?qǐng)D6(b)的時(shí)序圖對(duì)輸入電壓較低情況下的各部分的動(dòng)作進(jìn)行說(shuō)明。在這種情況下，PFC控制部10進(jìn)行以下控制:使開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間固定，在輸入電壓較低的情況下縮短開(kāi)關(guān)元件Ql的截止時(shí)間。
[0053]首先，當(dāng)使開(kāi)關(guān)元件Ql導(dǎo)通時(shí)，電流按照DB — La — Ql — Rl — DB的路徑流過(guò)，在電抗器L上激勵(lì)產(chǎn)生能量。接著，來(lái)自電流源Il的電流使得電容器Cll的電壓Vcll上升。當(dāng)?shù)竭_(dá)時(shí)刻tl時(shí)，電容器Cll的電壓Vcll成為COMP端子的電壓Vcomp，因此，比較器CPl將L電平(低電平)輸出到“與”電路AND 10
[0054]“與”電路AND I將L電平輸出到開(kāi)關(guān)元件Ql的柵極和下降沿單觸發(fā)電路17。由此，開(kāi)關(guān)元件Ql截止而漏極-源極間的電壓Vds上升。下降沿單觸發(fā)電路17根據(jù)來(lái)自“與”電路AND I的L電平，將單觸發(fā)脈沖輸出到觸發(fā)器電路FFl的置位端子S。由此，從觸發(fā)器電路FFl的輸出端子Q向晶體管Qll的柵極輸出H電平(高電平)，因此，晶體管Qll導(dǎo)通，電容器Cll放電而電壓Vcll變?yōu)榱恪?br>[0055]此時(shí)，從觸發(fā)器電路FFl的反相輸出端子Qb向晶體管Q12的柵極輸出L電平，因此晶體管Q12截止。因此，從時(shí)刻tl開(kāi)始，通過(guò)來(lái)自電流源12的電流，使得電容器C12的電壓Vcl2上升。
[0056]這里，使得電流源12的電流比電流源Il的電流小，因此，電容器C12的電壓較低，即使在時(shí)刻t4也未達(dá)到COMP端子的電壓Vcomp。因此，比較器CP2始終將L電平輸出到“與”電路AND 2，由此，觸發(fā)器電路FF2將L電平輸出到跳變電路16。因此，跳變電路16將O次跳變輸出到計(jì)數(shù)器15。
[0057]另夕卜，在時(shí)刻tl時(shí)，蓄積在電抗器L中的激勵(lì)能量釋放出來(lái)，電流按照La — Dl — C2的路徑流過(guò)。圖6 (b)、圖6 (c)所示的Tr是流過(guò)電抗器L的電流的再生期間。如圖6(b)、圖6(c)所示，在輸入電壓較低的情況下，流過(guò)電抗器L的電流的再生期間較短，在輸入電壓較高的情況下，流過(guò)電抗器L的電流的再生期間較長(zhǎng)。
[0058]另外，當(dāng)流過(guò)開(kāi)關(guān)元件Ql的電流Ids成為零時(shí)，Z⑶12經(jīng)由電阻R7檢測(cè)到來(lái)自輔助繞組Lb的電壓的極性反轉(zhuǎn)，從而輸出零檢測(cè)信號(hào)。零檢測(cè)信號(hào)以輸入電壓Vin為基準(zhǔn)，在時(shí)刻tl時(shí)上升，在時(shí)刻t3時(shí)下降至零伏。延遲電路13使來(lái)自ZCD 12的零檢測(cè)信號(hào)延遲規(guī)定時(shí)間Td而輸出到單觸發(fā)電路14。
[0059]在由延遲電路13延遲了規(guī)定時(shí)間Td后的零檢測(cè)信號(hào)的下降(時(shí)刻t4)處，即在電壓Vds的底部，單觸發(fā)電路14產(chǎn)生單觸發(fā)脈沖并輸出到計(jì)數(shù)器15。
[0060]計(jì)數(shù)器15輸入來(lái)自單觸發(fā)電路14的單觸發(fā)脈沖，根據(jù)從跳變電路16輸出的O次跳變或I次跳變的跳變數(shù)量，將單觸發(fā)脈沖輸出到觸發(fā)器電路FFl的復(fù)位端子R。在輸入電壓較低的情況下，如前所述再生期間較短，因此從跳變電路16輸入O次跳變。計(jì)數(shù)器15在O次跳變時(shí)，未進(jìn)行跳變而被輸入第一個(gè)單觸發(fā)脈沖時(shí)，即在時(shí)刻t4時(shí)，將第一個(gè)單觸發(fā)脈沖輸出到觸發(fā)器電路FFl的復(fù)位端子R。
[0061]在時(shí)刻t4處，單觸發(fā)脈沖被輸入到觸發(fā)器電路FFl的復(fù)位端子R時(shí)，從觸發(fā)器電路FFl的輸出端子Q向晶體管Qll輸出L電平，從反相輸出端子Qb向晶體管Q12輸出H電平。由此，晶體管Qll截止，晶體管Q12導(dǎo)通。
[0062]此時(shí)，從時(shí)刻t4到時(shí)刻t5，來(lái)自電流源11的電流使得電容器Cl I的電壓Vc 11上升，但由于比較器CPl經(jīng)由“與”電路AND I將H電平輸出到開(kāi)關(guān)元件Q1，因此，開(kāi)關(guān)元件Ql導(dǎo)通。
[0063]另外，在時(shí)刻t5處，電容器Cll的電壓Vcll達(dá)到Vcomp時(shí)，從“與”電路AND I向下降沿單觸發(fā)電路17輸出下降脈沖，由此，下降沿單觸發(fā)電路17將單觸發(fā)脈沖輸出到觸發(fā)器電路FFl的置位端子S。因此，從觸發(fā)器電路FFl的反相輸出端子Qb向晶體管Q12的柵極輸出L電平，由此，晶體管Q12截止，而電容器C12被來(lái)自電流源12的電流充電。
[0064]由于使得電流源12的電流比電流源Il的電流小，因此，電容器C12的電壓較低，無(wú)法達(dá)到COMP端子的電壓Vcomp。因此，比較器CP2始終將L電平輸出到“與”電路AND 2，由此，觸發(fā)器電路FFl將L電平輸出到跳變電路16。因此，跳變電路16將O次跳變輸出到計(jì)數(shù)器15。
[0065]即，當(dāng)輸入電壓較低時(shí)，在開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間Ton與開(kāi)關(guān)元件Ql截止時(shí)流過(guò)電抗器L的電流的再生期間Tr之間的比率為規(guī)定值以下的情況下，使開(kāi)關(guān)元件Ql進(jìn)行準(zhǔn)諧振。
[0066]接著，參照?qǐng)D6(c)對(duì)輸入電壓較高情況下的動(dòng)作進(jìn)行說(shuō)明。在輸入電壓較高的情況下，PFC控制部10進(jìn)行如下控制:在開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間Ton與再生期間Tr之間的比率超過(guò)規(guī)定值的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0067]首先，在輸入電壓較高的情況下，如圖6 (C)所示，以輸入電壓Vin為中心，開(kāi)關(guān)元件Ql截止時(shí)的電壓Vds發(fā)生衰減振動(dòng)而產(chǎn)生多個(gè)底部。因此，單觸發(fā)電路14在時(shí)刻tl4和tl6處，檢測(cè)到電壓Vds的底部而產(chǎn)生單觸發(fā)脈沖。
[0068]在輸入電壓較高的情況下，在時(shí)刻tl3?tl6處，電容器C12的電壓超過(guò)COMP端子的電壓Vcomp，因此比較器CP2經(jīng)由“與”電路AND 2將H電平輸出到觸發(fā)器電路FF2的置位端子S，觸發(fā)器電路FF2將H電平輸出到跳變電路16，因此，跳變電路16將I次跳變輸出到計(jì)數(shù)器15。計(jì)數(shù)器15通過(guò)I次跳變控制，如圖6(c)所示，當(dāng)從來(lái)自單觸發(fā)電路14的第一個(gè)單觸發(fā)脈沖起進(jìn)行I次跳變而被輸入了第二個(gè)單觸發(fā)脈沖時(shí)，即在時(shí)刻tl6時(shí)，將第二個(gè)單觸發(fā)脈沖輸出到觸發(fā)器電路FFl的復(fù)位端子R。由此，經(jīng)由“與”電路AND I使開(kāi)關(guān)元件Ql導(dǎo)通，此后的動(dòng)作與輸入電壓較低時(shí)的動(dòng)作相同。
[0069]這樣，PFC控制部10進(jìn)行如下控制:在開(kāi)關(guān)元件Ql的導(dǎo)通時(shí)間Ton與開(kāi)關(guān)元件Ql截止時(shí)流過(guò)電抗器L的電流的再生期間Tr之間的比率為規(guī)定值以下的情況下，使開(kāi)關(guān)元件Ql進(jìn)行準(zhǔn)諧振，在比率超過(guò)規(guī)定值的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使開(kāi)關(guān)元件Ql導(dǎo)通。因此，通過(guò)單獨(dú)使用功率因數(shù)改善電路進(jìn)行控制，能夠提高效率。
[0070]實(shí)施例4
[0071]圖7是在本發(fā)明的實(shí)施例4的功率因數(shù)改善電路的輕負(fù)載時(shí)進(jìn)行I次跳變控制的PFC控制部的詳細(xì)的電路圖。圖7所示的本發(fā)明的實(shí)施例4的功率因數(shù)改善電路的特征在于，將圖5所示的PFC控制部1a置換為PFC控制部10b。PFC控制部1b在PFC控制部1a的結(jié)構(gòu)上，進(jìn)一步設(shè)置了比較器CP3以及“或”電路OR I。比較器CP3構(gòu)成輕負(fù)載判定部。
[0072]比較器CP3對(duì)COMP端子的電壓和基準(zhǔn)電壓Vrl的電壓進(jìn)行比較來(lái)判定負(fù)載是否是輕負(fù)載，將負(fù)載狀態(tài)判定信號(hào)輸出到“或”電路OR 10 “或”電路OR I求取來(lái)自比較器CP3的負(fù)載狀態(tài)判定信號(hào)和來(lái)自觸發(fā)器電路FF2的輸出的邏輯和，將“邏輯和輸出”輸出到跳變電路16。
[0073]根據(jù)這樣的結(jié)構(gòu)，當(dāng)負(fù)載成為輕負(fù)載時(shí)，COMP端子的電壓小于基準(zhǔn)電壓Vrl的電壓，因此，比較器CP3視為負(fù)載是輕負(fù)載，并經(jīng)由“或”電路OR I將H電平輸出到跳變電路16。因此，跳變電路16將I次跳變輸出到計(jì)數(shù)器15。
[0074]圖8(b)示出了輸入電壓較低時(shí)的I次跳變控制，圖8(c)示出了輸入電壓較高時(shí)的I次跳變控制。因此，如圖8所示，不論輸入電壓是低還是高，在輕負(fù)載的情況下，都能夠?qū)﹂_(kāi)關(guān)元件Qll的底部進(jìn)行I次跳變控制。因此，即使在輕負(fù)載時(shí)，也能夠單獨(dú)使用功率因數(shù)改善電路提尚效率。
[0075]另外，當(dāng)負(fù)載成為重負(fù)載時(shí)，COMP端子的電壓為基準(zhǔn)電壓Vrl的電壓以上，因此，比較器CP3視為負(fù)載是重負(fù)載，并將L電平輸出到“或”電路OR I的一個(gè)端子。因此，“或”電路OR I以來(lái)自觸發(fā)器電路FF2的輸出信號(hào)為基礎(chǔ)而輸出到跳變電路16。
[0076]因此，在與實(shí)施例3相同，在負(fù)載是重負(fù)載狀態(tài)的情況下，能夠根據(jù)再生期間檢測(cè)電路11的信號(hào)，進(jìn)行如下控制，即:在輸入電壓較低的情況下進(jìn)行O次跳變控制，在輸入電壓較高的情況下進(jìn)行I次跳變控制。
[0077]實(shí)施例5
[0078]圖9是本發(fā)明的實(shí)施例5的功率因數(shù)改善電路的輕負(fù)載時(shí)進(jìn)行4次跳變的PFC控制部的詳細(xì)的電路圖。圖9所示的本發(fā)明的實(shí)施例5的功率因數(shù)改善電路的特征在于，將圖5所示的PFC控制部1a置換為PFC控制部10c，將跳變電路16置換為跳變電路16a。
[0079]實(shí)施例5的功率因數(shù)改善電路是實(shí)施例2的功率因數(shù)改善電路的具體例子。PFC控制部1c在PFC控制部1a的結(jié)構(gòu)上，進(jìn)一步設(shè)置了比較器CP4以及觸發(fā)器電路FF3、FF4。
[0080]比較器CP4構(gòu)成根據(jù)規(guī)定的輸出電壓判定負(fù)載是否是輕負(fù)載的輕負(fù)載判定部，在電容器C12的電壓為基準(zhǔn)電壓Vr4以下時(shí)，將L電平輸出到觸發(fā)器電路FF3的置位端子S，在電容器C12的電壓超過(guò)基準(zhǔn)電壓Vr4時(shí)，將H電平輸出到觸發(fā)器電路FF3的置位端子S。為了判定輕負(fù)載，基準(zhǔn)電壓Vr4的電壓值被設(shè)定為低于重負(fù)載時(shí)的電容器C12的電壓偏移的值。
[0081]觸發(fā)器電路FF3的置位端子S與比較器CP4的輸出端子相連接，復(fù)位端子R與計(jì)數(shù)器15的輸出端子相連接，輸出端子Q與跳變電路16a的端子B相連接。
[0082]觸發(fā)器電路FF4的置位端子S與觸發(fā)器電路FF2的復(fù)位端子R和下降沿單觸發(fā)電路17的輸出端子相連接，復(fù)位端子R與單觸發(fā)電路14的輸出端子相連接，反相輸出端子Qb與晶體管Q12的柵極相連接。
[0083]跳變電路16a在H電平或L電平被輸入到端子A和端子B時(shí)，將圖10所示的跳變數(shù)量輸出到計(jì)數(shù)器15。具體而言，跳變電路16a在H電平被輸入到端子A和端子B時(shí)輸出I次跳變，在H電平被輸入到端子A且L電平被輸入到端子B時(shí)輸出I次跳變，在L電平被輸入到端子A且H電平被輸入到端子B時(shí)輸出O次跳變，在L電平被輸入到端子A和端子B時(shí)輸出4次跳變。
[0084]接著，對(duì)這樣構(gòu)成的實(shí)施例5的PFC控制部10的主要?jiǎng)幼鬟M(jìn)行說(shuō)明。首先，參照?qǐng)D11，對(duì)輕負(fù)載時(shí)輸入電壓較低時(shí)的4次跳變控制(圖11 (b))和輸入電壓較高時(shí)的I次跳變控制(圖11(c))進(jìn)行說(shuō)明。
[0085]首先，在輸入電壓較低時(shí)，如實(shí)施例3中說(shuō)明的那樣，由于比較器CP2始終將L電平輸出到“與”電路AND 2，因此，觸發(fā)器電路FF2將L電平輸出到跳變電路16a的端子A。
[0086]另外，由于電容器C12的電壓為基準(zhǔn)電壓Vr4以下，因此比較器CP4判定為輕負(fù)載，并經(jīng)由觸發(fā)器電路FF3將L電平輸出到跳變電路16a的端子B。因此，跳變電路16a將4次跳變輸出到計(jì)數(shù)器15，因此在從最初的底部起進(jìn)行4次跳變后的底部處，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0087]接著，在輸入電壓較高時(shí)，如實(shí)施例3中說(shuō)明的那樣，比較器CP2始終將H電平輸出到“與”電路AND 2，因此，觸發(fā)器電路FF2將H電平輸出到跳變電路16a的端子A。另外，在比較器CP4判定為輕負(fù)載狀態(tài)時(shí)，將L電平輸出到跳變電路16a的端子B。因此，跳變電路16a將I次跳變輸出到計(jì)數(shù)器15，因此在從最初的底部起進(jìn)行I次跳變后的底部處，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0088]另外，雖然未圖示，但在輸入電壓較低時(shí)，比較器CP2始終將L電平輸出到“與”電路AND 2，因此，再生期間檢測(cè)電路11向跳變電路16a的端子A輸出L電平，比較器CP4在電容器C12的電壓超過(guò)基準(zhǔn)電壓Vr4的情況下，判定為重負(fù)載，并將H電平輸出到跳變電路16a的端子B。在這種情況下，跳變電路16a將O次跳變輸出到計(jì)數(shù)器15，因此在最初的底部處，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0089]另外，雖然未圖示，但在輸入電壓較高時(shí)，比較器CP2始終將H電平輸出到“與”電路AND 2，因此，再生期間檢測(cè)電路11向跳變電路16a的端子A輸出H電平。另外，在比較器CP4判定為重負(fù)載狀態(tài)時(shí)，將H電平輸出到跳變電路16a的端子B。因此，跳變電路16a將I次跳變輸出到計(jì)數(shù)器15，因此在從最初的底部起進(jìn)行I次跳變后的底部處，使開(kāi)關(guān)元件Ql導(dǎo)通。
[0090]這樣，根據(jù)實(shí)施例5的功率因數(shù)改善電路，底部跳變控制部進(jìn)行如下控制:在由輕負(fù)載判定部判定為負(fù)載是輕負(fù)載且導(dǎo)通時(shí)間超過(guò)了流過(guò)電抗器的電流的再生期間的情況下，從最初的底部起進(jìn)行了多次跳變后到達(dá)底部時(shí)，使開(kāi)關(guān)元件導(dǎo)通。因此，能夠單獨(dú)使用功率因數(shù)改善電路進(jìn)彳丁控制，能夠提尚效率。
[0091 ] 本發(fā)明能夠用于開(kāi)關(guān)電源裝置。
【主權(quán)項(xiàng)】
1.一種功率因數(shù)改善電路，其對(duì)交流電壓進(jìn)行整流而轉(zhuǎn)換為直流電壓，經(jīng)由電抗器和開(kāi)關(guān)元件的串聯(lián)電路對(duì)所述直流電壓進(jìn)行開(kāi)關(guān)，對(duì)所述電抗器的再生能量進(jìn)行整流平滑來(lái)獲得規(guī)定的輸出電壓， 該功率因數(shù)改善電路的特征在于，具有: 導(dǎo)通時(shí)間設(shè)定部，其根據(jù)所述輸出電壓，設(shè)定所述開(kāi)關(guān)元件的導(dǎo)通時(shí)間； 底部檢測(cè)部，其檢測(cè)在所述開(kāi)關(guān)元件截止時(shí)兩端電壓衰減振動(dòng)時(shí)的底部；以及 底部跳變控制部，其在所述導(dǎo)通時(shí)間設(shè)定部設(shè)定的導(dǎo)通時(shí)間與所述開(kāi)關(guān)元件截止時(shí)流過(guò)所述電抗器的電流的再生期間之間的比率為規(guī)定值以下的情況下，使所述開(kāi)關(guān)元件進(jìn)行準(zhǔn)諧振，在所述比率超過(guò)所述規(guī)定值的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使所述開(kāi)關(guān)元件導(dǎo)通。2.根據(jù)權(quán)利要求1所述的功率因數(shù)改善電路，其特征在于， 所述功率因數(shù)改善電路具有輕負(fù)載判定部，所述輕負(fù)載判定部根據(jù)所述規(guī)定的輸出電壓，判定負(fù)載是否是輕負(fù)載， 所述底部跳變控制部在由所述輕負(fù)載判定部判定為負(fù)載是輕負(fù)載的情況下，從最初的底部起進(jìn)行I次跳變而到達(dá)下一個(gè)底部時(shí)，使所述開(kāi)關(guān)元件導(dǎo)通。3.根據(jù)權(quán)利要求1所述的功率因數(shù)改善電路，其特征在于， 所述功率因數(shù)改善電路具有輕負(fù)載判定部，所述輕負(fù)載判定部根據(jù)所述規(guī)定的輸出電壓，判定負(fù)載是否是輕負(fù)載， 所述底部跳變控制部在由所述輕負(fù)載判定部判定為負(fù)載是輕負(fù)載且所述導(dǎo)通時(shí)間超過(guò)了流過(guò)所述電抗器的電流的再生期間的情況下，從最初的底部起進(jìn)行多次跳變后到達(dá)底部時(shí)，使所述開(kāi)關(guān)元件導(dǎo)通。
【文檔編號(hào)】H02M1/42GK106026629SQ201510958082
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2015年12月18日
【發(fā)明人】大竹修, 寺澤陽(yáng), 寺澤陽(yáng)一, 古越隆, 古越隆一
【申請(qǐng)人】三墾電氣株式會(huì)社