本發(fā)明涉及半導(dǎo)體集成電路，特別涉及一種半導(dǎo)體器件及其制作方法。

背景技術(shù)：

1、隨著柵極長(zhǎng)度及器件尺寸的縮小，目前利用wcl5(五氯化鎢)對(duì)tan(氮化鉭)進(jìn)行刻蝕，以獲得更低的vt(閾值電壓)的方式已經(jīng)作為一種新的工藝而被引入器件制作中。然而由于wcl5對(duì)金屬氮化物tan和tin(氮化鈦)具有較低的選擇比(例如3:1)，在去除tan的過(guò)程中，對(duì)不同器件上的tan和tin的刻蝕量進(jìn)行精準(zhǔn)的控制是非常困難的，并且在此過(guò)程中也會(huì)使得高k介質(zhì)層上的蓋帽層(tin)以及其他器件上的tin受到不同程度的損傷，從而導(dǎo)致nmos器件的漏電性能較差。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制作方法，能夠避免蓋帽層受到損傷，保證蓋帽層的薄膜連續(xù)性，從而改善nmos器件的漏電性能。

2、為解決上述技術(shù)問(wèn)題，根據(jù)本發(fā)明的第一個(gè)方面，提供了一種半導(dǎo)體器件的制作方法，包括以下步驟：

3、提供襯底，所述襯底包括第一區(qū)域與第二區(qū)域，其中，所述第一區(qū)域內(nèi)形成有第一柵極凹槽，所述第二區(qū)域內(nèi)形成有第二柵極凹槽；

4、依次形成柵介質(zhì)層、蓋帽層與刻蝕停止層在所述第一柵極凹槽與所述第二柵極凹槽的側(cè)壁和底部；

5、形成第一功函數(shù)層在所述第一柵極凹槽與所述第二柵極凹槽的側(cè)壁和底部，所述第一功函數(shù)層覆蓋所述刻蝕停止層；

6、去除所述第一柵極凹槽的側(cè)壁和底部的所述第一功函數(shù)層；

7、去除所述第一柵極凹槽的側(cè)壁和底部的所述刻蝕停止層與所述蓋帽層，至剩余所述柵介質(zhì)層；以及

8、形成新蓋帽層在所述第一柵極凹槽的側(cè)壁和底部。

9、可選的，所述第一功函數(shù)層的厚度大于所述蓋帽層的厚度。

10、可選的，采用wcl5氣體刻蝕去除所述第一柵極凹槽的側(cè)壁和底部的所述刻蝕停止層與所述蓋帽層；所述wcl5氣體的流量為600sccm～700sccm，刻蝕時(shí)間為30s～45s。

11、可選的，采用原子層沉積工藝形成新蓋帽層在所述第一柵極凹槽的側(cè)壁和底部。

12、可選的，所述襯底還包括第三區(qū)域與第四區(qū)域，所述第三區(qū)域內(nèi)形成有第三柵極凹槽，所述第四區(qū)域內(nèi)形成有第四柵極凹槽，所述第三柵極凹槽與所述第四柵極凹槽的側(cè)壁和底部上依次形成有所述柵介質(zhì)層、所述蓋帽層、所述刻蝕停止層與所述第一功函數(shù)層；

13、在形成所述第一功函數(shù)層之后，在去除所述第一柵極凹槽的側(cè)壁和底部的所述第一功函數(shù)層之前，所述制作方法還包括：

14、去除所述第三柵極凹槽的側(cè)壁和底部的所述第一功函數(shù)層；

15、形成第二功函數(shù)層，所述第二功函數(shù)層覆蓋所述第一柵極凹槽、所述第二柵極凹槽、所述第三柵極凹槽與所述第四柵極凹槽的側(cè)壁和底部；

16、去除所述第二柵極凹槽的側(cè)壁和底部的所述第二功函數(shù)層與所述第一功函數(shù)層；以及

17、形成第三功函數(shù)層，所述第三功函數(shù)層覆蓋所述第一柵極凹槽、所述第二柵極凹槽、所述第三柵極凹槽與所述第四柵極凹槽的側(cè)壁和底部，其中所述第三功函數(shù)層的厚度大于所述蓋帽層的厚度。

18、可選的，形成所述第三功函數(shù)層之后，所述制作方法包括：去除所述第一柵極凹槽的側(cè)壁和底部的所述第三功函數(shù)層、所述第二功函數(shù)層與所述第一功函數(shù)層。

19、可選的，去除所述第三柵極凹槽的側(cè)壁和底部的所述第一功函數(shù)層的方法包括：

20、形成圖形化的掩膜層，所述圖形化的掩膜層覆蓋所述第一區(qū)域、所述第二區(qū)域與所述第四區(qū)域，暴露出所述第三區(qū)域；

21、以所述圖形化的掩膜層為掩膜，刻蝕去除所述第三柵極凹槽內(nèi)的所述第一功函數(shù)層；以及

22、去除所述圖形化的掩膜層。

23、可選的，所述第一功函數(shù)層、所述第二功函數(shù)層與所述第三功函數(shù)層的材料相同。

24、可選的，形成新蓋帽層之后，所述制作方法還包括：形成n型功函數(shù)層，所述n型功函數(shù)層覆蓋所述第一柵極凹槽、所述第二柵極凹槽、所述第三柵極凹槽與所述第四柵極凹槽的側(cè)壁和底部。

25、為解決上述技術(shù)問(wèn)題，根據(jù)本發(fā)明的第二個(gè)方面，還提供了一種半導(dǎo)體器件，采用如上所述的半導(dǎo)體器件的制作方法制作而成。

26、綜上所述，在本發(fā)明提供的半導(dǎo)體器件及其制作方法中，在第一柵極凹槽與第二柵極凹槽的側(cè)壁和底部形成第一功函數(shù)層之后，首先去除第一柵極凹槽的側(cè)壁和底部的第一功函數(shù)層，然后去除所述第一柵極凹槽的側(cè)壁和底部的刻蝕停止層以及刻蝕停止層底部的蓋帽層，刻蝕停止在柵介質(zhì)層上，然后再形成新蓋帽層，從而避免現(xiàn)有技術(shù)中存在的在去除刻蝕停止層時(shí)對(duì)蓋帽層造成損傷的問(wèn)題，保證新蓋帽層的薄膜連續(xù)性從而對(duì)后續(xù)形成的膜層中金屬的擴(kuò)散進(jìn)行較好的阻擋，進(jìn)而改善nmos器件的漏電性能。

技術(shù)特征：

1.一種半導(dǎo)體器件的制作方法，其特征在于，包括以下步驟：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述第一功函數(shù)層的厚度大于所述蓋帽層的厚度。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件的制作方法，其特征在于，采用wcl5氣體刻蝕去除所述第一柵極凹槽的側(cè)壁和底部的所述刻蝕停止層與所述蓋帽層；所述wcl5氣體的流量為600sccm～700sccm，刻蝕時(shí)間為30s～45s。

4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件的制作方法，其特征在于，采用原子層沉積工藝形成新蓋帽層在所述第一柵極凹槽的側(cè)壁和底部。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述襯底還包括第三區(qū)域與第四區(qū)域，所述第三區(qū)域內(nèi)形成有第三柵極凹槽，所述第四區(qū)域內(nèi)形成有第四柵極凹槽，所述第三柵極凹槽與所述第四柵極凹槽的側(cè)壁和底部上依次形成有所述柵介質(zhì)層、所述蓋帽層、所述刻蝕停止層與所述第一功函數(shù)層；

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制作方法，其特征在于，形成所述第三功函數(shù)層之后，所述制作方法包括：去除所述第一柵極凹槽的側(cè)壁和底部的所述第三功函數(shù)層、所述第二功函數(shù)層與所述第一功函數(shù)層。

7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制作方法，其特征在于，去除所述第三柵極凹槽的側(cè)壁和底部的所述第一功函數(shù)層的方法包括：

8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制作方法，其特征在于，所述第一功函數(shù)層、所述第二功函數(shù)層與所述第三功函數(shù)層的材料相同。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制作方法，其特征在于，形成新蓋帽層之后，所述制作方法還包括：形成n型功函數(shù)層，所述n型功函數(shù)層覆蓋所述第一柵極凹槽、所述第二柵極凹槽、所述第三柵極凹槽與所述第四柵極凹槽的側(cè)壁和底部。

10.一種半導(dǎo)體器件，其特征在于，采用如權(quán)利要求1～9中任一項(xiàng)所述的半導(dǎo)體器件的制作方法制作而成。

技術(shù)總結(jié)
本發(fā)明提供一種半導(dǎo)體器件及其制作方法，所述方法包括：提供襯底，包括形成第一柵極凹槽的第一區(qū)域與形成第二柵極凹槽的第二區(qū)域；依次形成柵介質(zhì)層、蓋帽層、刻蝕停止層與第一功函數(shù)層在第一柵極凹槽與第二柵極凹槽的側(cè)壁和底部；去除第一柵極凹槽的側(cè)壁和底部的第一功函數(shù)層、刻蝕停止層與蓋帽層，至剩余柵介質(zhì)層；形成新蓋帽層在第一柵極凹槽的側(cè)壁和底部。本發(fā)明去除第一柵極凹槽的側(cè)壁和底部的刻蝕停止層與蓋帽層，刻蝕停止在柵介質(zhì)層上，然后再形成新蓋帽層，從而避免現(xiàn)有技術(shù)中存在的在去除刻蝕停止層時(shí)對(duì)蓋帽層造成損傷的問(wèn)題，保證新蓋帽層的薄膜連續(xù)性從而對(duì)后續(xù)形成的膜層中金屬的擴(kuò)散進(jìn)行較好的阻擋，進(jìn)而改善NMOS器件的漏電性能。

技術(shù)研發(fā)人員：請(qǐng)求不公布姓名,請(qǐng)求不公布姓名
受保護(hù)的技術(shù)使用者：青島澳柯瑪云聯(lián)信息技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8