偽差分電容型逐次逼近模數(shù)轉(zhuǎn)換器的制造方法
【技術領域】
[0001]本發(fā)明涉及一種半導體集成電路，特別是涉及一種偽差分電容型逐次逼近模數(shù)轉(zhuǎn)換器。
【背景技術】
[0002]逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)被廣泛應用于醫(yī)療設備、高速數(shù)據(jù)采集系統(tǒng)、數(shù)字信號處理、頻譜分析、工業(yè)設備、通訊和發(fā)動機等領域。
[0003]其中與精度和速度相關的重要組成部分一數(shù)模轉(zhuǎn)換器(DAC)起著將參考電壓(Vref)進行二分的關鍵性作用。純電容型模數(shù)轉(zhuǎn)換器(CDAC)因為其噪聲小，制作精度高，而被廣泛使用。
[0004]在一些中高精度的SAR ADC應用中，設計普遍采用橋接電容結(jié)構，目的是進一步降低SAR ADC中CDAC的總單位電容數(shù)目和大小。
[0005]差分信號比單端信號有更好的抗噪聲能力、更大的動態(tài)范圍等優(yōu)點，而被應用在高性能模數(shù)轉(zhuǎn)換器中?，F(xiàn)有差分電容型逐次逼近模數(shù)轉(zhuǎn)換器具有較大的面積。
[0006]各種器件以及走線的寄生電阻和寄生電容，以及工藝制造過程中的誤差，使得CDAC相鄰位的電容之間的二倍關系不夠精確，極大的限制了 SAR ADC精度的提高。為了進一步提高CDAC相鄰位的電容之間的二倍關系，以實現(xiàn)更高精度的要求，就需要對其進行校準。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術問題是提供一種偽差分電容型逐次逼近模數(shù)轉(zhuǎn)換器，能節(jié)省芯片面積，能夠進行自校準、提高轉(zhuǎn)換精度。
[0008]為解決上述技術問題，本發(fā)明提供的偽差分電容型逐次逼近模數(shù)轉(zhuǎn)換器包括第一電容陣列、第二電容陣列、校準電容陣列和比較器。
[0009]所述第一電容陣列的輸出端連接到所述比較器的第一輸入端且通過一切換開關連接到共模電平，所述第二電容陣列的輸出端連接到所述比較器的第二輸入端且通過一切換開關連接到共模電平，所述比較器的第一輸入端和第二輸入端為互為反相的輸入端，由所述第一電容陣列和所述第二電容陣列組成偽差分電容陣列。
[0010]所述第一電容陣列包括第一段子電容陣列和一個以上的低位段子電容陣列，所述第一段子電容陣列為位數(shù)比各所述低位段子電容陣列都高。
[0011]所述第一段子電容陣列包括多位電容，各所述低位段子電容陣列包括多位電容，所述第二電容陣列的電容位數(shù)比所述第一段子電容陣列的電容位數(shù)多一個，所述第二電容陣列的最高位電容到次低位電容依次和相同位的所述第一段子電容陣列的電容大小相等并組成差分權重位電容；所述第二電容陣列的最低位電容和次低位電容大小相等。
[0012]模數(shù)轉(zhuǎn)換過程中，首先從所述第一段子電容陣列的最高位到最低位進行逐位的差分權重位的模數(shù)轉(zhuǎn)換，所述第一段子電容陣列的最低位差分權重位轉(zhuǎn)換完成后，將所述最低位差分權重位碼值轉(zhuǎn)換成過渡碼值；當所述最低位差分權重位碼值為1時，所述過渡碼值使所述第二電容陣列的次低位電容和最低位電容都接地；當所述最低位差分權重位碼值為0時，所述過渡碼值使所述第二電容陣列的次低位電容和最低位電容都接參考電壓。
[0013]所述過渡碼值轉(zhuǎn)換完成后，由所述第一段子電容陣列的最低位電容和所述低位段子電容陣列的電容組成單端權重位模式電容陣列并進行單端權重位的轉(zhuǎn)換。
[0014]所述校準電容陣列包括多位電容，所述校準電容陣列的輸出端和所述第二電容陣列的輸出端通過耦合電容連接，所述校準電容陣列用于對所述偽差分電容陣列的電容的失配和所述比較器的偏移進行校準。
[0015]進一步的改進是，所述第一段子電容陣列的各位電容的上極板連接在一起并作為電容正相端，所述電容正相端為所述第一電容陣列的輸出端，所述第一段子電容陣列的各位電容的下極板分別通過一個一刀三擲開關連接到正相輸入電壓、參考電壓和地中的一個；同一所述低位段子電容陣列的各位電容的上極板連接在一起，同一所述低位段子電容陣列的各位電容的下極板分別通過一個一刀三擲開關連接到正相輸入電壓、參考電壓和地中的一個；所述第一段子電容陣列的各位電容的上極板和相鄰的所述低位段子電容陣列的各位電容的上極板通過耦合電容連接，相鄰的各所述低位段子電容陣列的各位電容的上極板也通過耦合電容連接；所述第二電容陣列的各位電容的上極板連接在一起并作為電容反相端，所述電容反相端為所述第二電容陣列的輸出端，所述第二電容陣列的各位電容的下極板分別通過一個一刀三擲開關連接到反相輸入電壓、參考電壓和地中的一個；所述校準電容陣列的各位電容的上極板連接在一起并作為所述校準電容陣列的輸出端，所述校準電容陣列的各位電容的下極板分別通過一個一刀三擲開關連接到反相輸入電壓、參考電壓和地中的一個。
[0016]進一步的改進是，所述比較器的第一輸入端為正相輸入端，所述比較器的第二輸入端為反相輸入端；所述比較器的輸出端連接到控制邏輯電路，各所述一刀三擲開關和各所述切換開關由所述控制邏輯電路控制。
[0017]進一步的改進是，所述第一段子電容陣列包括6位電容，共有一個所述低位段子電容陣列且所述低位段子電容陣列包括6位電容，所述校準電容陣列包括7位電容。
[0018]進一步的改進是，所述第一段子電容陣列的最高位電容到最低位電容的大小依次為32倍單位電容、16倍單位電容、8倍單位電容、4倍單位電容、2倍單位電容和1倍單位電容；所述低位段子電容陣列的最高位電容到最低位電容的大小依次為16倍單位電容、8倍單位電容、4倍單位電容、2倍單位電容、1倍單位電容和1倍單位電容；所述校準電容陣列的最高位電容到最低位電容的大小依次為16倍單位電容、8倍單位電容、4倍單位電容、2倍單位電容、1倍單位電容、1/2倍單位電容和1/4倍單位電容。
[0019]進一步的改進是，所述第一段子電容陣列中選擇性設置有調(diào)節(jié)電容，各所述低位段子電容陣列中選擇性設置有調(diào)節(jié)電容，所述第二電容陣列選擇性設置有調(diào)節(jié)電容，所述校準電容陣列設置有調(diào)節(jié)電容，各所述調(diào)節(jié)電容的上極板和對應的位電容的上極板連接在一起、各所述調(diào)節(jié)電容的下極板和地連接。
[0020]進一步的改進是，對所述偽差分電容陣列的電容的失配和所述比較器的偏移進行校準的校準碼存儲在存儲器中。
[0021]進一步的改進是，各所述校準碼通過在所述控制邏輯電路對各所述一刀三擲開關和各所述切換開關控制下進行逐次逼近測量并計算得到。
[0022]進一步的改進是，所述偽差分電容陣列的電容的失配所對應的所述校準碼包括:所述第一段子電容陣列的各位權重電容對應的校準碼，所述第二電容陣列的各位權重電容對應的校準碼，所述第一段子電容陣列和所述第二電容陣列的對應位組成的差分權重電容對應的校準碼，和所述第一段子電容陣列相鄰接的所述低位段子電容陣列的最高位和次高位的權重電容對應的校準碼。
[0023]進一步的改進是，在模數(shù)轉(zhuǎn)換過程中由多個所述校準碼得到對應轉(zhuǎn)換位的控制碼，并通過得到的所述控制碼對所述校準電容陣列進行控制形成對各位模數(shù)轉(zhuǎn)換的誤差補m
Iz? Ο
[0024]本發(fā)明第二電容陣列僅和第一電容陣列的處于最高位的第一段子電容陣列形成差分模數(shù)轉(zhuǎn)換結(jié)構，同時將第二電容陣列的電容位數(shù)設計的比第一段子電容陣列多一個，利用多出的一位電容將第一段子電容陣列的最低位差分權重位碼值轉(zhuǎn)換成過渡碼值，通過采用過渡碼值對第二電容陣列的最低位和次低位電容的控制實現(xiàn)和第一段子電容陣列的最低位差分權重位碼值相同的權重，從而使得第一段子電容陣列的最低位最低位電容能和低位段子電容陣列的電容組成單端權重位模式電容陣列并進行單端權重位的模數(shù)轉(zhuǎn)換，所以本發(fā)明能夠?qū)崿F(xiàn)差分模式到單端模式的過渡，并不是采用全差分結(jié)構，相對于全差分電容型逐次逼近模數(shù)轉(zhuǎn)換器，本發(fā)明能節(jié)省芯片面積。
[0025]同時本發(fā)明的高位段采用差分式結(jié)構，能夠保留全差分電容型逐次逼近模數(shù)轉(zhuǎn)換器所具有的優(yōu)點，即本發(fā)明也同樣能保持較好的抗噪聲能力和較大的動態(tài)范圍。
[0026]另外，本發(fā)明通過設置校準電容陣列，能夠?qū)Φ谝浑娙蓐嚵泻偷诙娙蓐嚵械母魑粏味藱嘀仉娙菀约暗谝浑娙蓐嚵泻偷诙娙蓐嚵薪M成的差分權重電容的電容的失配和比較器的偏移進行校準，能使得模數(shù)轉(zhuǎn)換器相鄰位電容之間的二倍關系更加精確，提高了模數(shù)轉(zhuǎn)換器的精