圖像傳感器寄生不敏感模擬累加器及時(shí)序控制方法
【專利摘要】本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，為對應(yīng)用于TDI CIS中的模擬累加器進(jìn)行改進(jìn)，大幅度提高累加器的有效累加級數(shù)，同時(shí)不增加電路的面積和功耗。為此，本發(fā)明采取的技術(shù)方案是，圖像傳感器寄生不敏感模擬累加器，包括運(yùn)算放大器、N+1級積分器、采樣開關(guān)和積分開關(guān)，每一級積分器由四個(gè)積分開關(guān)、兩個(gè)積分電容、兩個(gè)復(fù)位開關(guān)組成，在每一級積分器中設(shè)置有一個(gè)去耦開關(guān)，去耦開關(guān)連接在兩個(gè)積分電容的上極板之間。本發(fā)明主要應(yīng)用于集成電路設(shè)計(jì)。
【專利說明】圖像傳感器寄生不敏感模擬累加器及時(shí)序控制方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種消除CMOS型TDI圖像傳感器中模擬 累加器的寄生的實(shí)現(xiàn)方法。具體講，涉及圖像傳感器寄生不敏感模擬累加器及時(shí)序控制方 法。 技術(shù)背景
[0002] 時(shí)間延遲積分（TDI)圖像傳感器是一種特殊的單行圖像傳感器。相對于普通的 單行圖像傳感器，TDI圖像傳感器通過對同一物體的多次采集和像素信號的N次累加，由

【權(quán)利要求】
1. 一種CMOS圖像傳感器寄生不敏感模擬累加器，包括運(yùn)算放大器、N+1級積分器、采樣 開關(guān)和積分開關(guān)，每一級積分器由四個(gè)積分開關(guān)、兩個(gè)積分電容、兩個(gè)復(fù)位開關(guān)組成，其特 征是，在每一級積分器中設(shè)置有一個(gè)去耦開關(guān)，去耦開關(guān)連接在兩個(gè)積分電容的上極板之 間。
2. -種圖像傳感器寄生不敏感模擬累加器時(shí)序控制方法，包括：復(fù)位階段、采樣階段、 積分階段、閑置階段；其特征是，利用權(quán)1所述累加器實(shí)現(xiàn)，使去耦開關(guān)在復(fù)位階段以及積 分階段時(shí)斷開，而在采樣階段以及閑置階段閉合，通過去耦開關(guān)的閉合，在兩個(gè)積分器的下 極板引入一個(gè)交流地，將處于運(yùn)放輸入輸出端的寄生電容轉(zhuǎn)為輸入輸出的對地電容。
【文檔編號】H04N5/3745GK104519286SQ201410809802
【公開日】2015年4月15日 申請日期:2014年12月21日 優(yōu)先權(quán)日:2014年12月21日
【發(fā)明者】徐江濤, 黃福軍, 聶凱明, 史再峰, 高靜, 高志遠(yuǎn), 姚素英 申請人:天津大學(xué)