本發(fā)明涉及一種用于平板顯示的GOA電路及使用該GOA電路的顯示裝置。

背景技術(shù)：

液晶顯示器以其顯示品質(zhì)高、價(jià)格低廉、攜帶方便等優(yōu)點(diǎn)，成為移動(dòng)通訊設(shè)備、PC、TV等的顯示裝置。目前普遍采用的TV液晶顯示器的面板驅(qū)動(dòng)技術(shù)逐漸趨向于采用GOA技術(shù)，GOA技術(shù)能簡(jiǎn)化平板顯示面板的制作工序，省去水平掃描線方向的接合(bonding)工藝，可提升產(chǎn)能、降低產(chǎn)品成本，同時(shí)可以提升顯示面板的集成度使之更適合制作窄邊框或無邊框顯示產(chǎn)品，滿足現(xiàn)代人們的視覺追求。

GOA技術(shù)，即Gate Driver on Array技術(shù)，也就是利用現(xiàn)有薄膜晶體管液晶顯示器Array制程將Gate行掃描驅(qū)動(dòng)信號(hào)電路制作在Array基板上，實(shí)現(xiàn)對(duì)Gate逐行掃描的驅(qū)動(dòng)方式。GOA電路的主要架構(gòu)有上拉單元(Pull-up part)、上拉控制單元(Pull-up control part)、下拉單元(Pull-down Part)和下拉維持單元(Pull-down Holding Part)以及負(fù)責(zé)電位抬升的Boost電容。

圖1是現(xiàn)有的GOA單元的電路圖。

參照?qǐng)D1，現(xiàn)有的GOA電路包括級(jí)聯(lián)的多個(gè)GOA單元。第n級(jí)的GOA單元包括上拉控制單元110、上拉單元120、下拉單元130、第一下拉維持單元140和第二下拉維持單元150?？梢钥闯?，每級(jí)GOA單元包括兩個(gè)下拉維持單元，第一時(shí)鐘信號(hào)LC1和第二時(shí)鐘信號(hào)LC2交替地輸入到第一下拉維持單元140和第二下拉維持單元150。第一下拉維持單元140包括晶體管T51、T52、T53、T54、T42和T32。第二下拉維持單元150包括晶體管T61、T62、T63、T64、T43和T33。

上拉單元120主要負(fù)責(zé)將時(shí)鐘信號(hào)CK輸出為水平掃描信號(hào)G(n)，包括晶體管T21。上拉控制單元110負(fù)責(zé)控制上拉單元120的打開時(shí)間，包括晶體管T11，前四級(jí)的下傳信號(hào)ST(n-4)輸入到晶體管T11的柵極，前四級(jí)的水平掃描信號(hào)G(n-4)輸入到晶體管T11的漏極，晶體管T11的源極連接到晶體管T21的柵極。下拉單元130負(fù)責(zé)在第一時(shí)間將水平掃描信號(hào)拉低為低電位，即關(guān)閉水平掃描信號(hào)，包括晶體管T31和T41，后五級(jí)的水平掃描信號(hào)G(n+5)輸入到晶體管T31和T41的柵極。下拉維持單元140、150則負(fù)責(zé)將水平掃描信號(hào)G(n)和上拉電路的柵極信號(hào)點(diǎn)Q(N)維持在關(guān)閉狀態(tài)(即負(fù)電位)，兩個(gè)下拉維持單元140和150交替進(jìn)行下拉維持作用，一個(gè)下拉維持單元作用時(shí)，另外一個(gè)下拉維持單元的所有晶體管均處于非作用期。電容Cb則負(fù)責(zé)所述柵極信號(hào)點(diǎn)Q(N)電位的二次抬升，這樣有利于上拉電路的G(n)輸出。晶體管T22用于輸出本級(jí)下傳信號(hào)ST(n)。VSS表示直流低電壓，S(n)、P(n)、K(n)和T(n)為節(jié)點(diǎn)。

隨著對(duì)窄邊框和無邊框視覺效果的追求，這種設(shè)計(jì)在板面空間上很不經(jīng)濟(jì)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種節(jié)省GOA電路在顯示面板上所占用的空間的GOA電路及顯示裝置。本發(fā)明的另一目的在于提供一種減少電路中的TFT數(shù)量，從而節(jié)省GOA電路的占用空間，也在一定程度上降低功耗的GOA電路及顯示裝置。

為實(shí)現(xiàn)上述目的，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種GOA電路，包括級(jí)聯(lián)的多個(gè)GOA單元，每個(gè)GOA單元均包括上拉控制單元、上拉單元、下拉單元以及下拉維持單元，每個(gè)下拉維持單元均包括下拉維持模塊、第一下拉模塊和第二下拉模塊，并且每?jī)蓚€(gè)相鄰的GOA單元構(gòu)成一組，在同一組內(nèi)，上級(jí)GOA單元的下拉維持模塊控制該上級(jí)GOA單元內(nèi)的第一下拉模塊和下級(jí)GOA單元的第二下拉模塊以將上級(jí)GOA單元和下級(jí)GOA單元的柵極信號(hào)點(diǎn)和水平掃描信號(hào)的電位維持低電位，且下級(jí)GOA單元的下拉維持模塊控制該下級(jí)GOA單元內(nèi)的第一下拉模塊和上級(jí)GOA單元的第二下拉模塊以將下級(jí)GOA單元和上級(jí)GOA單元的柵極信號(hào)點(diǎn)和水平掃描信號(hào)的電位維持低電位。

可選地，上級(jí)GOA單元內(nèi)的公共點(diǎn)和下級(jí)GOA單元內(nèi)的公共點(diǎn)直接連接，以在其中的至少一個(gè)GOA單元的柵極信號(hào)點(diǎn)處于高電位時(shí)，不進(jìn)行下拉維持作用。

可選地，第一時(shí)鐘信號(hào)輸入到上級(jí)GOA單元的下拉維持模塊，第二時(shí)鐘信號(hào)輸入到下級(jí)GOA單元的下拉維持模塊。

可選地，上級(jí)GOA單元和下級(jí)GOA單元的下拉維持模塊、第一下拉模塊和第二下拉模塊分別連接。

可選地，當(dāng)某一級(jí)GOA單元的柵極信號(hào)點(diǎn)為高電位時(shí)，該GOA單元內(nèi)的下拉維持模塊不發(fā)生作用。

可選地，第一下拉模塊和第二下拉模塊是將柵極信號(hào)點(diǎn)與直流低電壓彼此連接并且將水平掃描信號(hào)的輸出端與直流低電壓彼此連接的開關(guān)模塊。

可選地，所述上級(jí)GOA單元的下拉維持模塊包括：第一晶體管，其柵極和漏極接入第一時(shí)鐘信號(hào)，源極連接到上級(jí)GOA單元的第一公共點(diǎn)；第二晶體管，其柵極連接到上級(jí)GOA單元的柵極信號(hào)點(diǎn)，漏極連接到上級(jí)GOA單元的第一公共點(diǎn)，源極連接到直流低電壓；第三晶體管，其柵極連接到上級(jí)GOA單元的第一公共點(diǎn)，漏極接入第一時(shí)鐘信號(hào)，源極連接到上級(jí)GOA單元的第二公共點(diǎn)；第四晶體管，其柵極連接到上級(jí)GOA單元的柵極信號(hào)點(diǎn)，漏極連接到上級(jí)GOA單元的第二公共點(diǎn)，源極連接到直流低電壓。而且，所述下級(jí)GOA單元的下拉維持模塊包括：第九晶體管，其柵極和漏極接入第二時(shí)鐘信號(hào)，源極連接到下級(jí)GOA單元的第一公共點(diǎn)；第十晶體管，其柵極連接到下級(jí)GOA單元的柵極信號(hào)點(diǎn)，漏極連接到下級(jí)GOA單元的第一公共點(diǎn)，源極連接到直流低電壓；第十一晶體管，其柵極連接到下級(jí)GOA單元的第一公共點(diǎn)，漏極接入第二時(shí)鐘信號(hào)，源極連接到下級(jí)GOA單元的第二公共點(diǎn)；第十二晶體管，其柵極連接到下級(jí)GOA單元的柵極信號(hào)點(diǎn)，漏極連接到下級(jí)GOA單元的第二公共點(diǎn)，源極連接到直流低電壓；其中，上級(jí)GOA單元的第一公共點(diǎn)和下級(jí)GOA單元的第一公共點(diǎn)彼此相連。

可選地，所述上級(jí)GOA單元的第一下拉模塊包括：第五晶體管，其柵極連接到上級(jí)GOA單元的第二公共點(diǎn)，漏極連接到上級(jí)GOA單元的水平掃描信號(hào)輸出端，源極連接到直流低電壓；第六晶體管，其柵極連接到上級(jí)GOA單元的第二公共點(diǎn)，漏極連接到上級(jí)GOA單元的柵極信號(hào)點(diǎn)，源極連接到直流低電壓。而且，所述上級(jí)GOA單元的第二下拉模塊包括：第七晶體管，其柵極連接到下級(jí)GOA單元的第二公共點(diǎn)，漏極連接到上級(jí)GOA單元的水平掃描信號(hào)輸出端，源極連接到直流低電壓；第八晶體管，其柵極連接到下級(jí)GOA單元的第二公共點(diǎn)，漏極連接到上級(jí)GOA單元的柵極信號(hào)點(diǎn)，源極連接到直流低電壓。

可選地，所述下級(jí)GOA單元的第一下拉模塊包括：第十三晶體管，其柵極連接到下級(jí)GOA單元的第二公共點(diǎn)，漏極連接到下級(jí)GOA單元的水平掃描信號(hào)輸出端，源極連接到直流低電壓；第十四晶體管，其柵極連接到下級(jí)GOA單元的第二公共點(diǎn)，漏極連接到下級(jí)GOA單元的柵極信號(hào)點(diǎn)，源極連接到直流低電壓。而且，所述下級(jí)GOA單元的第二下拉模塊包括：第十五晶體管，其柵極連接到上級(jí)GOA單元的第二公共點(diǎn)，漏極連接到下級(jí)GOA單元的水平掃描信號(hào)輸出端，源極連接到直流低電壓；第十六晶體管，其柵極連接到上級(jí)GOA單元的第二公共點(diǎn)，漏極連接到下級(jí)GOA單元的柵極信號(hào)點(diǎn)，源極連接到直流低電壓。

可選地，所述上級(jí)GOA單元的下拉維持單元還包括第二十七晶體管，所述第二十七晶體管的柵極連接到下級(jí)GOA單元的柵極信號(hào)點(diǎn)，漏極連接到上級(jí)GOA單元的第二公共點(diǎn)，源極接入直流低電壓；所述下級(jí)GOA單元的下拉維持單元還包括第二十八晶體管，所述第二十八晶體管的柵極連接到上級(jí)GOA單元的柵極信號(hào)點(diǎn)，漏極連接到下級(jí)GOA單元的第二公共點(diǎn)，源極接入直流低電壓。

可選地，所述上級(jí)GOA單元還包括：第二十九晶體管，其柵極連接到下級(jí)GOA單元的第二公共點(diǎn)，漏極連接到上級(jí)GOA單元的下傳信號(hào)輸出端，源極接入直流低電壓；第三十晶體管，其柵極連接到上級(jí)GOA單元的第二公共點(diǎn)，漏極連接到上級(jí)GOA單元的下傳信號(hào)輸出端，源極接入直流低電壓；所述下級(jí)GOA單元還包括：第三十一晶體管，其柵極連接到上級(jí)GOA單元的第二公共點(diǎn)，漏極連接到下級(jí)GOA單元的下傳信號(hào)輸出端，源極連接到直流低電壓；第三十二晶體管，其柵極連接到下級(jí)GOA單元的第二公共點(diǎn)，漏極連接到下級(jí)GOA單元的下傳信號(hào)輸出端，源極接入直流低電壓。

可選地，所述上拉控制單元接入前面某一級(jí)GOA單元的水平掃描信號(hào)或者恒定的直流電壓。

可選地，第n級(jí)GOA單元的上拉控制單元接入第n-2m級(jí)GOA單元的水平掃描信號(hào)和下傳信號(hào)，第n級(jí)GOA單元的下拉單元接入第n+2m級(jí)GOA單元的水平掃描信號(hào)，n、m為正整數(shù)。

可選地，第n級(jí)GOA單元的上拉控制單元接入第n-2m級(jí)GOA單元的水平掃描信號(hào)和下傳信號(hào)，第n級(jí)GOA單元的下拉單元接入第n+2m+1級(jí)GOA單元的水平掃描信號(hào)，n、m為正整數(shù)。

本發(fā)明采用的另一個(gè)技術(shù)方案是提供了一種顯示裝置，所述顯示裝置包括前述任一種GOA電路及將其組合而成的電路。

本發(fā)明通過將第n級(jí)GOA單元的下拉維持單元和第n+1級(jí)GOA單元的下拉維持單元彼此耦接，從而共用各自的一個(gè)下拉維持單元。由此，相對(duì)于現(xiàn)有技術(shù)，各級(jí)GOA單元均可以減少一個(gè)下拉維持單元所占據(jù)的板面空間，但是GOA電路實(shí)際工作狀態(tài)卻還是兩個(gè)下拉維持單元在交替作用，即既不影響GOA電路采用兩個(gè)相互交替下拉維持單元來減小下拉電路持續(xù)的損耗(Stress)，也節(jié)省了整個(gè)GOA電路的板面空間，有利于窄邊框顯示面板的實(shí)現(xiàn)。而且，能夠減少下拉維持單元的耗電量，從而降低功耗。

附圖說明

圖1是現(xiàn)有的GOA單元的電路圖。

圖2是示出根據(jù)本發(fā)明的GOA單元的連接結(jié)構(gòu)示意圖。

圖3是示出根據(jù)本發(fā)明第一實(shí)施例的GOA單元的電路圖。

圖4是示出根據(jù)本發(fā)明第二實(shí)施例的GOA單元的電路圖。

圖5是示出根據(jù)本發(fā)明第三實(shí)施例的GOA單元的電路圖。

具體實(shí)施方式

為順應(yīng)消費(fèi)者對(duì)顯示器窄邊框甚至無邊框視覺效果的追求，液晶顯示器gate側(cè)驅(qū)動(dòng)必須采用GOA技術(shù)來實(shí)現(xiàn)，同時(shí)對(duì)GOA占據(jù)面板gate側(cè)空間提出了極大的挑戰(zhàn)性，為了在保證GOA電路驅(qū)動(dòng)功能的前提下縮減GOA電路的空間，本申請(qǐng)?zhí)岢隽艘环N高效利用下拉維持單元的方法。

圖2是示出根據(jù)本發(fā)明的GOA單元的連接結(jié)構(gòu)示意圖。

參照?qǐng)D2，GOA電路包括級(jí)聯(lián)的多個(gè)GOA單元。以第n級(jí)GOA單元為例，第n級(jí)GOA單元包括上拉控制單元11、上拉單元12、下拉單元13以及下拉維持單元14，下拉維持單元14包括下拉維持模塊141、第一下拉模塊142和第二下拉模塊143。

上拉控制單元11接入水平掃描信號(hào)G(n-4)并且上拉控制單元11連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)。水平掃描信號(hào)G(n-4)為前四級(jí)的水平掃描信號(hào)，例如，當(dāng)n＝5時(shí)，第五級(jí)GOA單元的G(n-4)輸入端接入第一級(jí)GOA單元的水平掃描信號(hào)G(1)。但是不限于此，也可以接入前面任意一級(jí)的水平掃描信號(hào)，或者可以接入恒定的直流電壓VGH來代替前面某一級(jí)的水平掃描信號(hào)。

上拉單元12分別連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)輸出端，并且上拉單元12接入第n級(jí)時(shí)鐘信號(hào)CK(n)。上拉單元12根據(jù)上拉控制單元11的控制來將所述時(shí)鐘信號(hào)CK(n)輸出為第n級(jí)水平掃描信號(hào)G(n)。

下拉單元13分別連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)輸出端。下拉單元13可以使第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)的電位迅速拉低。下拉單元13接入第n+4級(jí)水平掃描信號(hào)G(n+4)。

下拉維持單元14接入第一時(shí)鐘信號(hào)LC1，下拉維持單元14包括下拉維持模塊141、第一下拉模塊142和第二下拉模塊143。第一下拉模塊142分別連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)輸出端，第二下拉模塊143也分別連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)輸出端。下拉維持模塊141與第n級(jí)柵極信號(hào)點(diǎn)Q(n)連接，且與第一下拉模塊142和后述的第n+1級(jí)的第二下拉模塊243連接，并且下拉維持模塊141通過控制第一下拉模塊142和第二下拉模塊243來將第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)以及第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)維持低電位。

類似地，以第n+1級(jí)GOA單元為例，第n+1級(jí)GOA單元包括上拉控制單元21、上拉單元22、下拉單元23以及下拉維持單元24，下拉維持單元24包括下拉維持模塊241、第一下拉模塊242和第二下拉模塊243。

上拉控制單元21接入水平掃描信號(hào)G(n-3)并且上拉控制單元21連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)。水平掃描信號(hào)G(n-3)為前四級(jí)的水平掃描信號(hào)，例如，當(dāng)n＝5時(shí)，第六級(jí)GOA單元的G(n-3)輸入端連接第二級(jí)GOA單元的水平掃描信號(hào)G(2)。但是，如前所述，也可以接入前面任意一級(jí)的水平掃描信號(hào)，或者可以接入恒定的直流電壓VGH。

上拉單元22分別連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)輸出端，并且上拉單元22接入第n+1級(jí)時(shí)鐘信號(hào)CK(n+1)。上拉單元22根據(jù)上拉控制單元21的控制來將所述時(shí)鐘信號(hào)CK(n+1)輸出為第n+1級(jí)水平掃描信號(hào)G(n+1)。

下拉單元23分別連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)輸出端。下拉單元23可以使第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)的電位迅速拉低。下拉單元23接入第n+5級(jí)水平掃描信號(hào)G(n+5)。

下拉維持單元24接入第二時(shí)鐘信號(hào)LC2，下拉維持單元24包括下拉維持模塊241、第一下拉模塊242和第二下拉模塊243。第一下拉模塊242分別連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)輸出端，第二下拉模塊243也分別連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)輸出端。下拉維持模塊241與第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)連接，且與第一下拉模塊242和第n級(jí)的第二下拉模塊143連接，并且下拉維持模塊241通過控制第一下拉模塊242和第二下拉模塊143來將第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)以及第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)維持低電位。而且，下拉維持模塊241和下拉維持模塊141也互相連接。

圖3是示出根據(jù)本發(fā)明第一實(shí)施例的GOA單元的電路圖。其中，GOA電路接入第一直流低電壓VSS1和第二直流低電壓VSS2，所述第一直流低電壓VSS1高于第二直流低電壓VSS2。此種設(shè)計(jì)有利于第n級(jí)柵極信號(hào)點(diǎn)Q(n)以及第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)處的低電位被拉的更低，從而能夠維持第n級(jí)水平掃描信號(hào)G(n)以及第n+1級(jí)水平掃描信號(hào)G(n+1)的低電位更加穩(wěn)定，有利于提高GOA電路穩(wěn)定性及可靠性。但是，也可以省略其中一個(gè)直流低電壓，而只保留其中一個(gè)。

所述下拉維持模塊141包括：第一晶體管T1，其柵極和漏極接入第一時(shí)鐘信號(hào)LC1，源極連接到第n級(jí)第一公共點(diǎn)S(n)；第二晶體管T2，其柵極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，漏極連接到第一晶體管T1的源極，源極連接到第一直流低電壓VSS1；第三晶體管T3，其柵極連接到所述第n級(jí)第一公共點(diǎn)S(n)，漏極接入第一時(shí)鐘信號(hào)LC1，源極連接到第n級(jí)第二公共點(diǎn)P(n)；第四晶體管T4，其柵極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，漏極連接到所述第n級(jí)第二公共點(diǎn)P(n)，源極連接到第二直流低電壓VSS2。

所述第一下拉模塊142包括：第五晶體管T5，其柵極連接到所述第n級(jí)第二公共點(diǎn)P(n)，漏極連接到第n級(jí)水平掃描信號(hào)G(n)輸出端，源極連接到第一直流低電壓VSS1；第六晶體管T6，其柵極連接到所述第n級(jí)第二公共點(diǎn)P(n)，漏極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，源極連接到第二直流低電壓VSS2。

所述第二下拉模塊143包括：第七晶體管T7，其柵極連接到第n+1級(jí)第二公共點(diǎn)P(n+1)，漏極連接到第n級(jí)水平掃描信號(hào)G(n)輸出端，源極連接到第一直流低電壓VSS1；第八晶體管T8，其柵極連接到第七晶體管T7的柵極，漏極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，源極連接到第二直流低電壓VSS2。

所述下拉維持模塊241包括：第九晶體管T9，其柵極和漏極接入第二時(shí)鐘信號(hào)LC2，源極連接到第n+1級(jí)第一公共點(diǎn)S(n+1)；第十晶體管T10，其柵極連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)，漏極連接到第九晶體管T9的源極，源極連接到第一直流低電壓VSS1；第十一晶體管T11，其柵極連接到所述第n+1級(jí)第一公共點(diǎn)S(n+1)，漏極接入第二時(shí)鐘信號(hào)LC2，源極連接到所述第n+1級(jí)第二公共點(diǎn)P(n+1)，其中，所述第n+1級(jí)第一公共點(diǎn)S(n+1)連接到所述第n級(jí)第一公共點(diǎn)S(n)；第十二晶體管T12，其柵極連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)，漏極連接到所述第n+1級(jí)第二公共點(diǎn)P(n+1)，源極連接到第二直流低電壓VSS2。

所述第一下拉模塊242包括：第十三晶體管T13，其柵極連接到所述第n+1級(jí)第二公共點(diǎn)P(n+1)，漏極連接到第n+1級(jí)水平掃描信號(hào)G(n+1)輸出端，源極接入第一直流低電壓VSS1；第十四晶體管T14，其柵極連接到所述第n+1級(jí)第二公共點(diǎn)P(n+1)，漏極連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)，源極連接到第二直流低電壓VSS2。

所述第二下拉模塊243包括：第十五晶體管T15，其柵極連接到所述第n級(jí)第二公共點(diǎn)P(n)，漏極連接到第n+1級(jí)水平掃描信號(hào)G(n+1)輸出端，源極連接到第一直流低電壓VSS1；第十六晶體管T16，其柵極連接到第十五晶體管T15的柵極，漏極連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)，源極連接到第二直流低電壓VSS2。

參照?qǐng)D3，以第n級(jí)GOA單元為例，假設(shè)所有晶體管都為N型晶體管。上拉控制單元11包括第十七晶體管T17，第十七晶體管T17的柵極接入第n-4級(jí)下傳信號(hào)ST(n-4)，漏極接入第n-4級(jí)水平掃描信號(hào)G(n-4)，源極連接到第n級(jí)柵級(jí)信號(hào)點(diǎn)Q(n)。上拉單元12包括第十九晶體管T19，其柵極連接到第n級(jí)柵級(jí)信號(hào)點(diǎn)Q(n)，漏極接入時(shí)鐘信號(hào)CK(n)，源極輸出第n級(jí)水平掃描信號(hào)G(n)。第二十晶體管T20的柵極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，漏極連接時(shí)鐘信號(hào)CK(n)，源極輸出第n級(jí)下傳信號(hào)ST(n)，其中，電容Cb負(fù)責(zé)第n級(jí)柵級(jí)信號(hào)點(diǎn)Q(n)的電位的二次抬升，使得第十九晶體管T19充分地導(dǎo)通，有利于上拉單元12的水平掃描信號(hào)G(n)的輸出。

第n+1級(jí)上拉控制單元21包括第十八晶體管T18，上拉單元22包括第二十一晶體管T21，其結(jié)構(gòu)與第n級(jí)的上拉控制單元11和上拉單元12類似，在此不再贅述。第二十二晶體管T22和電容Cb的結(jié)構(gòu)和作用與第二十晶體管T20和電容Cb類似，在此不再贅述。以第n級(jí)GOA單元為例，下拉單元13包括第二十三晶體管T23和第二十四晶體管T24。第二十三晶體管T23的柵極接入第n+4級(jí)水平掃描信號(hào)G(n+4)，漏極接入水平掃描信號(hào)G(n)，源極接入第一直流低電壓VSS1。第二十四晶體管T24的柵極接入水平掃描信號(hào)G(n+4)，漏極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，源極接入第二直流低電壓VSS2。下拉單元13用于在水平掃描信號(hào)G(n+4)為高電位時(shí)將水平掃描信號(hào)G(n)和柵級(jí)信號(hào)點(diǎn)Q(n)的電位迅速拉低。

第n+1級(jí)的下拉單元23包括第二十五晶體管T25和第二十六晶體管T26，其結(jié)構(gòu)與第n級(jí)的下拉單元13的結(jié)構(gòu)類似，在此不再贅述。

下面參照?qǐng)D3詳細(xì)解釋上拉控制單元11、上拉單元12以及下拉單元13的工作過程。

參照?qǐng)D3，在第一實(shí)施例中，在第n級(jí)GOA電路中，在水平掃描信號(hào)G(n+4)為低電位的情況下，第二十三晶體管T23和第二十四晶體管T24截止，當(dāng)下傳信號(hào)ST(n-4)為高電位時(shí)，第十七晶體管T17導(dǎo)通，若水平掃描信號(hào)G(n-4)輸入高電位，則第n級(jí)柵極信號(hào)點(diǎn)Q(n)為高電位，第二十晶體管T20和第十九晶體管T19導(dǎo)通，時(shí)鐘信號(hào)CK(n)能夠輸出為第n級(jí)水平掃描信號(hào)G(n)和第n級(jí)下傳信號(hào)ST(n)。在水平掃描信號(hào)G(n+4)為高電位的情況下，第二十四晶體管T24和第二十三晶體管T23導(dǎo)通，第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)的電位被拉低，第n級(jí)水平掃描信號(hào)G(n)為低電位。

類似地，參照?qǐng)D3詳細(xì)解釋上拉控制單元21、上拉單元22以及下拉單元23的工作過程。在第n+1級(jí)GOA電路中，在水平掃描信號(hào)G(n+5)為低電位的情況下，第二十五晶體管T25和第二十六晶體管T26截止，當(dāng)下傳信號(hào)ST(n-3)為高電位時(shí)，第十八晶體管T18導(dǎo)通，若水平掃描信號(hào)G(n-3)輸入高電位，第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)為高電位，第二十一晶體管T21和第二十二晶體管T22導(dǎo)通，時(shí)鐘信號(hào)CK(n+1)能夠輸出為第n+1級(jí)水平掃描信號(hào)G(n+1)和第n+1級(jí)下傳信號(hào)ST(n+1)。在水平掃描信號(hào)G(n+5)為高電位的情況下，第二十五晶體管T25和第二十六晶體管T26導(dǎo)通，第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)的電位被拉低，第n+1級(jí)水平掃描信號(hào)G(n)為低電位。

為了使第十七晶體管T17更充分導(dǎo)通，水平掃描信號(hào)G(n-4)可以替換成恒定的直流電壓VGH。類似地，為了使第十八晶體管T18更充分導(dǎo)通，水平掃描信號(hào)G(n-3)可以替換成恒定的直流電壓VGH。

參照?qǐng)D3來描述下拉維持單元的工作過程。第一時(shí)鐘信號(hào)LC1和第二時(shí)鐘信號(hào)LC2分別輸入到下拉維持單元14和下拉維持單元24。具體地講，在第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)的電位為低電位的情況下，當(dāng)?shù)谝粫r(shí)鐘信號(hào)LC1的電位為高電位并且第二時(shí)鐘信號(hào)LC2的電位為低電位時(shí)，第一晶體管T1和第三晶體管T3導(dǎo)通，第二晶體管T2和第四晶體管T4截止，第n級(jí)第二公共點(diǎn)P(n)的電位為高電位，使得第五晶體管T5和第六晶體管T6導(dǎo)通，第n級(jí)柵極信號(hào)點(diǎn)Q(n)和水平掃描信號(hào)G(n)維持低電位。同時(shí)，第十五晶體管T15和第十六晶體管T16導(dǎo)通，使得第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和水平掃描信號(hào)G(n+1)維持低電位。類似地，當(dāng)?shù)谝粫r(shí)鐘信號(hào)LC1的電位為低電位并且第二時(shí)鐘信號(hào)LC2的電位為高電位時(shí)，第n級(jí)柵極信號(hào)點(diǎn)Q(n)和水平掃描信號(hào)G(n)維持低電位，并且第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和水平掃描信號(hào)G(n+1)維持低電位。

在第n級(jí)柵極信號(hào)點(diǎn)Q(n)的電位為低電位并且第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)的電位為高電位的情況下，當(dāng)?shù)谝粫r(shí)鐘信號(hào)LC1的電位為高電位并且第二時(shí)鐘信號(hào)LC2的電位為低電位時(shí)，第一晶體管T1導(dǎo)通，同時(shí)第十晶體管T10和第十二晶體管T12導(dǎo)通，通過彼此連接的第n級(jí)第一公共點(diǎn)S(n)和第n+1級(jí)第一公共點(diǎn)S(n+1)，使得第n級(jí)第一公共點(diǎn)S(n)變?yōu)榈碗娢?，從而?duì)第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)的電位不發(fā)生作用，并且對(duì)第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和第n+1級(jí)水平掃描信號(hào)G(n+1)的電位也不發(fā)生作用。類似地，在第n級(jí)柵極信號(hào)點(diǎn)Q(n)的電位為低電位并且第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)的電位為高電位的情況下，當(dāng)?shù)谝粫r(shí)鐘信號(hào)LC1的電位為低電位并且第二時(shí)鐘信號(hào)LC2的電位為高電位時(shí)，對(duì)第n級(jí)柵極信號(hào)點(diǎn)Q(n)和水平掃描信號(hào)G(n)的電位不發(fā)生作用，并且對(duì)第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和水平掃描信號(hào)G(n+1)的電位也不發(fā)生作用。

類似地，在第n級(jí)柵極信號(hào)點(diǎn)Q(n)的電位為高電位并且第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)的電位為低電位或者第n級(jí)柵極信號(hào)點(diǎn)Q(n)的電位為高電位并且第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)的電位為高電位的情況下，對(duì)第n級(jí)柵極信號(hào)點(diǎn)Q(n)和水平掃描信號(hào)G(n)的電位以及第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)和水平掃描信號(hào)G(n+1)的電位不發(fā)生作用(即，下拉維持單元不起作用)。

在根據(jù)第一實(shí)施例的GOA電路中，對(duì)于每一級(jí)GOA單元，去掉了現(xiàn)有技術(shù)中的單級(jí)GOA單元的一個(gè)下拉維持單元，只保留一個(gè)下拉維持單元。對(duì)于相鄰兩級(jí)的GOA單元來說，相當(dāng)于每級(jí)GOA單元還是有兩個(gè)下拉維持單元，但是其中另一個(gè)下拉維持單元采用的是相鄰級(jí)的時(shí)鐘信號(hào)(LC2或LC1)及由四顆晶體管(T9、T10、T11和T12，或者T1、T2、T3和T4)組成的啟動(dòng)電路。此種設(shè)計(jì)采用上下級(jí)共用S(n)點(diǎn)的方式來實(shí)現(xiàn)下拉維持單元的控制，每級(jí)減少了四顆晶體管及一個(gè)信號(hào)源所占據(jù)的板面空間，有利于窄邊框顯示器的實(shí)現(xiàn)。而且，同時(shí)采用兩個(gè)直流低電壓，第一直流低電壓VSS1的電壓值高于第二直流低電壓VSS2的電壓值，有利于第n級(jí)柵極信號(hào)點(diǎn)Q(n)以及第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)處的低電位被拉的更低，從而能夠維持第n級(jí)水平掃描信號(hào)G(n)以及第n+1級(jí)水平掃描信號(hào)G(n+1)的低電位更加穩(wěn)定，有利于提高GOA電路穩(wěn)定性及可靠性。

圖4是示出根據(jù)本發(fā)明第二實(shí)施例的GOA單元的電路圖。

如圖4所示，第n級(jí)下拉維持單元還包括第二十七晶體管T27，其柵極連接到第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)，漏極連接到第六晶體管T6的柵極，源極接入第二直流低電壓VSS2；第n+1級(jí)下拉維持單元還包括第二十八晶體管T28，其柵極連接到第n級(jí)柵極信號(hào)點(diǎn)Q(n)，漏極連接到第十三晶體管T13的柵極，源極接入第二直流低電壓VSS2。

在第一實(shí)施例的基礎(chǔ)上，每級(jí)GOA單元增加一顆晶體管，能夠共用第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)，有利于所述第n級(jí)第二公共點(diǎn)P(n)和所述第n+1級(jí)第二公共點(diǎn)P(n+1)的高電位的釋放，從而減小第五晶體管T5和第六晶體管T6以及第十三晶體管T13和第十四晶體管T14的損耗。因?yàn)榈谖寰w管T5和第六晶體管T6以及第十三晶體管T13和第十四晶體管T14是GOA電路中受損耗最大的晶體管，本實(shí)施例的第二十七晶體管T27和第二十八晶體管T28可改善整個(gè)GOA電路的可靠性并且延長(zhǎng)使用壽命。

圖5是示出根據(jù)本發(fā)明第三實(shí)施例的GOA單元的電路圖。

如圖5所示，第n級(jí)下拉維持單元還包括：第二十九晶體管T29，其柵極連接到第十三晶體管T13的柵極，漏極接入第n級(jí)下傳信號(hào)ST(n)，源極接入第一直流低電壓VSS1；第三十晶體管T30，其柵極連接到所述第n級(jí)第二公共點(diǎn)P(n)，漏極接入第n級(jí)下傳信號(hào)ST(n)，源極接入第一直流低電壓VSS1。第n+1級(jí)下拉維持單元還包括：第三十一晶體管T31，其柵極連接到第三十晶體管T30的柵極，漏極接入第n+1級(jí)下傳信號(hào)ST(n+1)，源極連接到第一直流低電壓VSS1；第三十二晶體管T32，其柵極連接到第二十九晶體管T29的柵極，漏極接入第n+1級(jí)下傳信號(hào)ST(n+1)，源極接入第一直流低電壓VSS1。

在第n級(jí)GOA單元中，上拉控制單元11的第十七晶體管T17的柵極接入前四級(jí)的下傳信號(hào)ST(n-4)，為了更好地穩(wěn)定通過第n級(jí)輸出的下傳信號(hào)ST(n)，每個(gè)GOA單元增加兩個(gè)晶體管，使得通過第n級(jí)輸出的下傳信號(hào)ST(n)在非作用期間處于穩(wěn)定的低電位，而不是處于傳統(tǒng)電路中的懸空(floating)狀態(tài)，這樣可以更好地控制第十七晶體管T17的關(guān)閉狀態(tài)，從而使第n級(jí)柵極信號(hào)點(diǎn)Q(n)和第n級(jí)水平掃描信號(hào)G(n)的電位更加穩(wěn)定，有利于整個(gè)GOA電路的穩(wěn)定性。

類似地，在第n+1級(jí)GOA單元中，增加第三十一晶體管T31和第三十二晶體管T32，從而使第n+1級(jí)柵極信號(hào)點(diǎn)Q(n+1)、第n+1級(jí)水平掃描信號(hào)G(n+1)的電位更加穩(wěn)定，有利于整個(gè)GOA電路的穩(wěn)定性。

雖然圖5中示出了第二十七晶體管T27和第二十八晶體管T28，但是也可以省略這兩個(gè)晶體管。

以上晶體管以N型晶體管為例，但不限于此。

而且，前述各實(shí)施例及其變形例中的ST(n-4)、G(n-4)及G(n+4)可分別同時(shí)替換成ST(n-2)、G(n-2)及G(n+2)，ST(n-6)、G(n-6)及G(n+6)，ST(n-8)、G(n-8)及G(n+8)等n減去偶數(shù)及n加偶數(shù)的組合。

或者，前述各實(shí)施例及其變形例中的ST(n-4)、G(n-4)及G(n+4)可分別同時(shí)替換成ST(n-4)、G(n-4)及G(n+5)，ST(n-2)、G(n-2)及G(n+3)，ST(n-6)、G(n-6)及G(n+7)，ST(n-8)、G(n-8)及G(n+9)等n減去偶數(shù)及n加偶數(shù)+1的組合。

換言之，前述各實(shí)施例及其變形例中的ST(n-4)、G(n-4)及G(n+4)這些輸入信號(hào)可根據(jù)需要適當(dāng)替換，而不僅僅限于前述方式。

以上所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以權(quán)利要求書所界定的范圍為準(zhǔn)。