電源電路、柵極驅(qū)動電路及顯示模塊的制作方法
【專利摘要】本發(fā)明公開了一種電源電路、柵極驅(qū)動電路及顯示模塊，該電源電路包含有一第一電荷泵，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓；至少一第二電荷泵，每一第二電荷泵用來提升第一高電壓為一第二高電壓，提升幅度為一第二電壓變異值；以及至少一第三電荷泵，每一第三電荷泵用來降低第一低電壓為一第二低電壓，降低幅度為一第三電壓變異值。第一高電壓減去第一低電壓的差小于一中壓組件耐壓門坎。第二電壓變異值及第三電壓變異值小于中壓組件耐壓門坎。
【專利說明】
電源電路、柵極驅(qū)動電路及顯示模塊
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種電源電路、柵極驅(qū)動電路及顯示模塊，尤其涉及一種通過逐階轉(zhuǎn)換電源電壓，減少使用高耐壓組件的電源電路、柵極驅(qū)動電路及顯示模塊。
【背景技術(shù)】
[0002]請參考圖1，圖1為現(xiàn)有技術(shù)一薄膜晶體管(Thin Film Transistor，TFT)液晶顯示器10的示意圖。液晶顯示器10包含有一液晶顯示面板(IXD Panel) 100、一源極驅(qū)動器102、一柵極驅(qū)動器104以及一邏輯控制電路116。液晶顯示面板100是由兩基板(Substrate)構(gòu)成，而在兩基板間填充有液晶材料(IXD layer)。一基板上設(shè)置有復(fù)數(shù)條資料線(Data Line) 108、復(fù)數(shù)條垂直于資料線108的掃描線(Scan Line，或稱閘線，Gate Line) 110以及復(fù)數(shù)個薄膜晶體管112，而在另一基板上設(shè)置有一共享電極(CommonElectrode)用來經(jīng)由電壓產(chǎn)生器106提供一共享信號Vcom。薄膜晶體管112是以矩陣的方式分布于液晶顯示面板100上，每一資料線108對應(yīng)于液晶顯示面板100上的一行(Column)，而掃描線110對應(yīng)于液晶顯示面板100上的一列(Row)，且每一薄膜晶體管112是對應(yīng)于一像素(Pixel)。此外，液晶顯示面板100的兩基板所構(gòu)成的電路特性可視為一等效電容114。
[0003]源極驅(qū)動器102與柵極驅(qū)動器104會依據(jù)欲顯示的影像數(shù)據(jù)分別對不同的資料線108及掃描線110產(chǎn)生輸入信號，以控制薄膜晶體管112的導(dǎo)通及等效電容114兩端的跨壓，進一步地改變液晶分子的排列以及相對應(yīng)的光線穿透量，使得影像數(shù)據(jù)得以正確地顯示在液晶顯示面板100上。邏輯控制電路116用來協(xié)調(diào)源極驅(qū)動器102與柵極驅(qū)動器104的操作，例如校正資料線108上源極驅(qū)動信號及掃描線110上掃描信號的時序，使得薄膜晶體管112能在正確的時間被開啟(掃描信號)，并接收到正確的影像數(shù)據(jù)(源極驅(qū)動信號)。
[0004]按制程需求，液晶顯示器10的驅(qū)動電路組成主要分為低耐壓組件、中耐壓組件及高耐壓組件。低耐壓組件的耐壓范圍在1.5?1.8伏特，主要用來實現(xiàn)驅(qū)動電路中的邏輯控制電路116。中耐壓組件的耐壓范圍在5?6伏特，主要用來實現(xiàn)驅(qū)動電路中的影像數(shù)據(jù)驅(qū)動，即源極驅(qū)動器102。高耐壓組件的耐壓范圍在25?30伏特，主要用來實現(xiàn)驅(qū)動電路中的柵極驅(qū)動器104。在這三類組件中，高耐壓組件所需的電路布局(layout)面積最大，制造過程中所需的光罩(mask)數(shù)目及層構(gòu)(layer)數(shù)目均最多，制造時間最長，制造成本也最尚。
[0005]另外，高耐壓組件需要由高壓電源電路，例如電荷栗(charge pump)提供高壓電流來驅(qū)動。舉例來說，請參考圖2，圖2為現(xiàn)有技術(shù)一高壓電源電路20的示意圖。高壓電源電路20包含有一兩倍壓電荷栗201及三倍壓電荷栗202、203。兩倍壓電荷栗201將2.5伏特的一電源電壓VDDO轉(zhuǎn)換為一 5伏特的輸出電壓Vl及一 O伏特的輸出電壓V2。三倍壓電荷栗202將輸出電壓V1、V2轉(zhuǎn)換為一 15伏特的輸出電壓V3及一 O伏特的輸出電壓V4。三倍壓電荷栗203將輸出電壓V1、V2轉(zhuǎn)換為一 5伏特的輸出電壓V5及一 -10伏特的輸出電壓V6。由于三倍壓電荷栗202、203中的電壓范圍達15伏特，需使用高耐壓組件來實現(xiàn)，更不利于制造時間與制造成本的降低。
[0006]因此，如何通過減少高耐壓組件的使用，降低液晶顯示驅(qū)動電路的制造成本，已成為業(yè)界的主要課題之一。

【發(fā)明內(nèi)容】

[0007]因此，本發(fā)明的主要目的即在于提供一種電源電路及相關(guān)的柵極驅(qū)動電路及顯示模塊。
[0008]本發(fā)明公開一種電源電路，包含有一第一電荷栗，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓，其中該第一高電壓是該電源電壓加上一第一電壓變異值，該第一低電壓是該電源電壓減去一第四電壓變異值，且該第一高電壓減去該第一低電壓的差小于一中壓組件耐壓門坎；一第二電荷栗，電性耦接于該第一電荷栗，用來提升該第一高電壓為一第二高電壓，其中該第二高電壓是該第一高電壓加上一第二電壓變異值；以及一第三電荷栗，電性耦接于該第一電荷栗，用來降低該第一低電壓為一第二低電壓，其中該第二低電壓是該第二低電壓減去一第三電壓變異值；其中，該第二電壓變異值及該第三電壓變異值小于該中壓組件耐壓門坎。
[0009]本發(fā)明還公開一種柵極驅(qū)動電路，用來提供一掃描信號至一液晶顯示面板，該柵極驅(qū)動電路包含有一 P型晶體管，包含有一柵極，用來接收一控制信號；一源極，用來接收一正電源電壓；以及一漏極，電性耦接于該液晶顯示面板，用來輸出該掃描信號；一N型晶體管，包含有一柵極，用來接收該控制信號；一源極，用來接收一負電源電壓；以及一漏極，電性耦接于該P型晶體管的該漏極；以及一電源電路，包含有一第一電荷栗，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓，其中該第一高電壓是該電源電壓加上一第一電壓變異值，該第一低電壓是該電源電壓減去一第四電壓變異值，且該第一高電壓減去該第一低電壓的差小于一中壓組件耐壓門坎；一第二電荷栗，電性耦接于該第一電荷栗及該P型晶體管的該源極，用來提升一第一高電壓為一第二高電壓，其中該第二高電壓是該第一高電壓加上一第二電壓變異值；以及一第三電荷栗，電性耦接于該第一電荷栗及該N型晶體管的該源極，用來降低一第一低電壓為一第二低電壓，其中該第二低電壓是該第一低電壓減去一第三電壓變異值；其中，該第二電壓變異值及該第三電壓變異值小于該中壓組件耐壓門坎。
[0010]本發(fā)明還公開一種顯示模塊，包含有一液晶顯示面板；以及一柵極驅(qū)動電路，包含有一 P型晶體管，包含有一柵極，用來接收一控制信號；一源極，用來接收一正電源電壓；以及一漏極，電性耦接于該液晶顯示面板，用來輸出一掃描信號至該液晶顯示面板；一N型晶體管，包含有一柵極，用來接收該控制信號；一源極，用來接收一負電源電壓；以及一漏極，電性耦接于該P型晶體管的該漏極；以及一電源電路，包含有一第一電荷栗，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓，其中該第一高電壓是該電源電壓加上一第一電壓變異值，該第一低電壓是該電源電壓減去一第四電壓變異值，且該第一高電壓減去該第一低電壓的差小于一中壓組件耐壓門坎；一第二電荷栗，電性耦接于該第一電荷栗及該P型晶體管的該源極，用來提升一第一高電壓為一第二高電壓，其中該第二高電壓是該第一高電壓加上一第二電壓變異值；以及一第三電荷栗，電性耦接于該第一電荷栗及該N型晶體管的該源極，用來降低一第一低電壓為一第二低電壓，其中該第二低電壓是該第一低電壓減去一第三電壓變異值；其中，該第二電壓變異值及該第三電壓變異值小于該中壓組件耐壓門坎。
[0011]根據(jù)上述實施例，本發(fā)明通過逐階轉(zhuǎn)換電源電壓的位準，減少使用高耐壓的晶體管，以達到降低制造時間及制造成本的目的。
【附圖說明】
[0012]圖1為現(xiàn)有技術(shù)一薄膜晶體管液晶顯示器的示意圖。
[0013]圖2為現(xiàn)有技術(shù)一尚壓電源電路的不意圖。
[0014]圖3為本發(fā)明實施例一電源電路的示意圖。
[0015]圖4為圖3的電源電路中一第一電荷栗及二第二電荷栗的示意圖。
[0016]圖5為圖4的第二電荷栗中N型晶體管及P型晶體管的剖面圖。
[0017]圖6為圖5的N型晶體管及P型晶體管的電壓變化時序圖。
[0018]圖7為圖3的電源電路中一第一電荷栗及二第三電荷栗的示意圖。
[0019]圖8為圖7的第三電荷栗中N型晶體管及P型晶體管的剖面圖。
[0020]圖9為圖8的N型晶體管及P型晶體管的電壓變化時序圖。
[0021]圖10為本發(fā)明實施例一電源電路的示意圖。
[0022]圖11為圖10的電源電路中一第一電荷栗的示意圖。
[0023]圖12為本發(fā)明實施例一柵極驅(qū)動電路的示意圖。
[0024]其中，附圖標記說明如下:
[0025]10液晶顯示器
[0026]100液晶顯示面板
[0027]102源極驅(qū)動器
[0028]104柵極驅(qū)動器
[0029]106電壓產(chǎn)生器
[0030]108資料線
[0031]110掃描線
[0032]112薄膜晶體管
[0033]114等效電容
[0034]116邏輯控制電路
[0035]20高壓電源電路
[0036]201兩倍壓電荷栗
[0037]202、203三倍壓電荷栗
[0038]V1、V2、V3、V4、V5、V6輸出電壓
[0039]30、80電源電路
[0040]310、810第一電荷栗
[0041]320_1、320_2第二電荷栗
[0042]330_1、330_2第三電荷栗
[0043]VDD、VDDO、VDD2電源電壓
[0044]VHl第一高電壓
[0045]VLl第一低電壓
[0046]VH2第二高電壓
[0047]VL2第二低電壓
[0048]VH3第三高電壓
[0049]VL3第三低電壓
[0050]401、405、412、416、423、427、701 ?N 型晶體管
[0051]703、705 ?707、712 ?714、716 ?718、
[0052]801、806、920
[0053]402 ?404、406 ?408、413 ?415、P 型晶體管
[0054]417 ?419、424 ?426、428 ?430、704、
[0055]708、715、719、802 ?805、807、910
[0056]409 ?411、420 ?422、431 ?433、電容
[0057]709 ?711、720 ?722、808 ?810
[0058]V12、V13、Vh2、Vh3電壓
[0059]KA、KB、XA、XB、XA1、XB1、控制信號
[0060]XA2、XB2、KAn、KBn、KAo、KBo、
[0061]VG
[0062]N、P、PffELl ?PWEL4、NWELl ?摻雜區(qū)
[0063]NWEL4
[0064]90柵極驅(qū)動電路
[0065]900位準轉(zhuǎn)換電路
[0066]Gctrl柵極控制信號
[0067]SCAN掃描信號
【具體實施方式】
[0068]請參考圖3，圖3為本發(fā)明實施例一電源電路30的示意圖。電源電路30包含有一第一電荷栗(charge pump) 310、第二電荷栗320_1、320_2及第三電荷栗330_1、330_2。第一電荷栗310用來轉(zhuǎn)換一電源電壓VDD為一第一高電壓VHl及一第一低電壓VLl。第一高電壓VHl為電源電壓VDD加上一第一電壓變異值Λ Vl，第一低電壓VLl為電源電壓VDD減去一第四電壓變異值Λ V4，即VHl = VDD+ Δ VI，VLl = VDD- Δ V4。第一高電壓VHl減去第一低電壓VLl的差須小于一中壓組件耐壓門坎Vr，例如Vr = 6伏特但不限于此，即VHl-VLl=Δ Vl+Δ V4<6voltSo第二電荷栗320_1用來轉(zhuǎn)換第一高電壓VHl為一第二高電壓VH2，第二電荷栗320_2用來轉(zhuǎn)換第二高電壓VH2為一第三高電壓VH3。第二高電壓VH2為第一高電壓VHl加上一第二電壓變異值Λ V2，第三高電壓VH3為第二高電壓VH2加上第二電壓變異值Λ V2，即VH2 = VHl+ Δ V2，VH3 = VH2+ Δ V2。第三電荷栗330_1用來轉(zhuǎn)換第一低電壓VLl為一第二低電壓VL2，第三電荷栗330_2用來轉(zhuǎn)換第二低電壓VL2為一第三低電壓VL3 ο第二低電壓VL2為第一低電壓VLl減去一第三電壓變異值Λ V3，第三低電壓VL3為第二低電壓VL2減去第三電壓變異值Λ V3，即VL2 = VLl- Δ V3，VL3 = VL2- Δ V3。須注意的是，第二電壓變異值Λ V2及第三電壓變異值Λ V3小于中壓組件耐壓門坎Vr。
[0069]簡單來說，通過中壓組件耐壓門坎Vr的限制，第一電荷栗310、第二電荷栗320_1、320_2及第三電荷栗330_1、330_2中晶體管各端點間的電壓差都被限制在小于6伏特。如此一來，相較于現(xiàn)有技術(shù)的高壓電源電路20，電源電路30可僅由中、低耐壓晶體管組件組成，而不需要使用高耐壓組件，能達到降低制造時間與制造成本的目的。從另一方面來說，電源電路30采用較多階段的電路架構(gòu)，逐階轉(zhuǎn)換電源電壓的位準，而非一次大幅度轉(zhuǎn)換電源電壓的位準，因此不需要使用到高耐壓的晶體管。
[0070]詳細來說，請參考圖4，圖4為第一電荷栗310及第二電荷栗320_1、320_2的示意圖。第一電荷栗310包含有N型晶體管401、405、P型晶體管402?404、406?408、電容409?411。第二電荷栗320_1包含有N型晶體管412、416、P型晶體管402?404、406?408、電容409?411。第二電荷栗320_2包含有N型晶體管423、427、P型晶體管424?426、428?430、電容431?433。第一電荷栗310及第二電荷栗320_1、320_2中的晶體管是由控制信號KA、KB、XA、XB、XA1、XB1、XA2、XB2控制。請繼續(xù)參考第5、6圖，圖5為本發(fā)明一實施例，其繪示第二電荷栗320_1中N型晶體管412及P型晶體管413?415的剖面圖。圖6為圖5的N型晶體管412及P型晶體管413?415的電壓變化時序圖。在圖6中，控制信號KA、XB、XAU XBl與N型晶體管412及P型晶體管413?415的基極電壓的差不超過6伏特，N型晶體管412及P型晶體管413?415可以中耐壓組件實現(xiàn)。與圖6的實施例相似，圖4中其他晶體管各端點間的電壓差也不超過6伏特，可以中耐壓組件實現(xiàn)，在此不贅述。
[0071]在第一電荷栗310及第二電荷栗320_1、320_2的操作，以第二電荷栗320_1為例，控制信號KA、KB、XA、XB、XAUXBl分別輸入至N型晶體管、P型晶體管的柵極。電容420 —端電性耦接于P型晶體管413的漏極及N型晶體管412的漏極，另一端電性耦接于P型晶體管414的源極及P型晶體管415的漏極。電容421 —端電性耦接于P型晶體管417的漏極及N型晶體管416的漏極，另一端電性耦接于P型晶體管418的源極及P型晶體管419的漏極。電容422 —端電性耦接N型晶體管412、416的源極，另一端電性耦接于P型晶體管415、419的源極。因此，當控制信號KA、XB、XB1為邏輯「I」且控制信號KB、XA、XA1為邏輯「O」時，N型晶體管412、P型晶體管414、417、419導(dǎo)通，N型晶體管416、P型晶體管413、415,418截止，電容420儲電及電容421輸出儲存的電荷。相反地，當控制信號KA、XB、XBl為邏輯「O」且控制信號KB、XA、XAl為邏輯「I」時，N型晶體管412、P型晶體管414、417、419截止，N型晶體管416、P型晶體管413、415、418導(dǎo)通，電容421儲電及電容420輸出儲存的電荷。同理，第一電荷栗310、第二電荷栗320_2的操作也大同小異。在此情形下，通過設(shè)計控制信號KA、KB、XA、XB、XAl、XBl與N型晶體管412、416及P型晶體管413?415、417?419的基極電壓的差不超過6伏特，N型晶體管412、416及P型晶體管413?415、417?419可以中耐壓組件實現(xiàn)。
[0072]另外，請參考圖7，圖7為第一電荷栗310及第三電荷栗330_1、330_2的示意圖。第三電荷栗330_1包含有N型晶體管701?703、705?707、P型晶體管704、708、電容709?711。第三電荷栗330_2包含有N型晶體管712?714、716?718、P型晶體管715、719、電容720?722。第一電荷栗310及第三電荷栗330_1、330_2中的晶體管是由控制信號KA、KB、XA、XB、KAn, KBn, KAo, KBo, XAn, XBn控制。請繼續(xù)參考第8、9圖，圖8為本發(fā)明一實施例，其繪示第三電荷栗330_1中N型晶體管701?703及P型晶體管704的剖面圖。圖9為圖8的N型晶體管701?703及P型晶體管704的電壓變化時序圖。在圖9中，控制信號KAn、KBn、KA、XB與N型晶體管701?703及P型晶體管704的基極電壓的差不超過6伏特，N型晶體管701?703及P型晶體管704可以中耐壓組件實現(xiàn)。與圖9的實施例相似，圖7中其他晶體管各端點間的電壓差也不超過6伏特，可以中耐壓組件實現(xiàn)，在此不贅述。
[0073]需注意的是，圖3所示的三階段電路架構(gòu)、二倍壓電荷栗僅為說明本發(fā)明的精神，本領(lǐng)域具通常知識者可根據(jù)實際需求做出調(diào)整而不限于此。舉例來說，請參考圖10，圖10為本發(fā)明實施例一電源電路80的示意圖。電源電路80是由電源電路30所衍生，故相同組件以相同符號表示。電源電路80與電源電路30的差異在于一三倍壓的第一電荷栗810及一 1.67伏特的電源電壓VDD2。第一電荷栗810用來轉(zhuǎn)換電源電壓VDD2為5伏特的第一高電壓VHl及O伏特的第一低電壓VLl。
[0074]詳細來說，請參考圖11，圖11為第一電荷栗810的示意圖。第一電荷栗810包含有N型晶體管801、806、P型晶體管802?805、807及電容808?810。晶體管801?807由控制信號KA、KB、XA、XB控制。由圖11可知，即使第一電荷栗810是三倍壓的電荷栗，通過限制第一高電壓VHl減去第一低電壓VLl的差小于中壓組件耐壓門坎Vr = 6伏特，第一電荷栗810中所有晶體管的端點電壓差都小于6伏特，可以中耐壓組件實現(xiàn)。
[0075]換句話說，對于第一電荷栗310、810而言，只要第一高電壓VHl減去第一低電壓VLl的差小于6伏特，第一電荷栗310、810可不需要使用到高耐壓的晶體管，而與二倍壓或三倍壓的電路架構(gòu)無關(guān)。相似地，對于第二電荷栗320_1、320_2、第三電荷栗330_1、330_2而言，只要第二電壓變異值Λ V2及第三電壓變異值Λ V3小于6伏特，第二電荷栗320_1、320_2、第三電荷栗330_1、330_2可不需要使用到高耐壓的晶體管。
[0076]在應(yīng)用上，電源電路30、80可應(yīng)用在薄膜晶體管(Thin Film Transistor，TFT)液晶顯示器的柵極驅(qū)動電路。舉例來說，請參考圖12，圖12為本發(fā)明實施例一柵極驅(qū)動電路90的示意圖。柵極驅(qū)動電路90用來根據(jù)一柵極控制信號Gctrl，產(chǎn)生一掃描信號SCAN至一液晶顯示面板(例如圖1的液晶顯示面板100)，用來控制液晶顯示面板上一列像素接收影像數(shù)據(jù)的時序。柵極驅(qū)動電路90包含有一位準轉(zhuǎn)換電路900、一 P型晶體管910、一 N型晶體管920及電源電路30。位準轉(zhuǎn)換電路900用來將O伏特或1.8伏特的柵極控制信號Gctrl轉(zhuǎn)換為15伏特或-10伏特的一控制信號VG。P型晶體管910結(jié)合N型晶體管920具有反相器的功能，用來根據(jù)控制信號VG，輸出電源電路30提供的第三高電壓VH3或第三低電壓VL3，作為掃描信號SCAN。由于電源電路30不需使用高耐壓晶體管，柵極驅(qū)動電路90整體的制造成本與制造時間都能獲得降低。
[0077]綜上所述，為了減少使用高耐壓的晶體管，本發(fā)明公開一種多階段架構(gòu)的電源電路，每個階段使用的電荷栗都嚴格限制其壓差范圍，并通過逐階段轉(zhuǎn)換電壓的方式，可避免使用高耐壓的晶體管，來達到降低制造時間與制造成本的目的。
[0078]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種電源電路，其特征在于，包含有: 一第一電荷栗，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓，其中該第一高電壓是該電源電壓加上一第一電壓變異值，該第一低電壓是該電源電壓減去一第四電壓變異值，且該第一高電壓減去該第一低電壓的差小于一中壓組件耐壓門坎； 一第二電荷栗，電性耦接于該第一電荷栗，用來提升該第一高電壓為一第二高電壓，其中該第二高電壓是該第一高電壓加上一第二電壓變異值；以及 一第三電荷栗，電性耦接于該第一電荷栗，用來降低該第一低電壓為一第二低電壓，其中該第二低電壓是該第二低電壓減去一第三電壓變異值； 其中，該第二電壓變異值及該第三電壓變異值小于該中壓組件耐壓門坎。2.如權(quán)利要求1所述的電源電路，其特征在于，該中壓組件耐壓門坎為6伏特。3.如權(quán)利要求1所述的電源電路，其特征在于，該第一電荷栗包含有: 一輸入端，用來接收該電源電壓； 一第一輸出端，用來輸出該第一高電壓； 一第二輸出端，用來輸出該第一低電壓； 一第一 N型晶體管，包含有: 一源極，電性耦接于該第二輸出端； 一柵極，用來接收一第一控制信號；以及 一漏極； 一第一 P型晶體管，包含有: 一源極，電性耦接于該輸入端； 一柵極，用來接收一第二控制信號；以及 一漏極，電性耦接于該第一 N型晶體管的該漏極； 一第二 P型晶體管，包含有: 一源極； 一柵極，用來接收一第三控制信號；以及 一漏極，電性耦接于該輸入端； 一第三P型晶體管，包含有: 一源極，電性耦接于該第一輸出端； 一柵極，用來接收該第二控制信號；以及 一漏極，電性耦接于該第二 P型晶體管的該源極； 一第二 N型晶體管，包含有: 一源極，電性耦接于該第二輸出端； 一柵極，用來接收一第四控制信號；以及 一漏極； 一第四P型晶體管，包含有: 一源極，電性耦接于該輸入端； 一柵極，用來接收該第三控制信號；以及 一漏極，電性耦接于該第二 N型晶體管的該漏極；一第五P型晶體管，包含有: 一源極；一柵極，用來接收該第二控制信號；以及一漏極，電性耦接于該輸入端；一第六P型晶體管，包含有:一源極，電性耦接于該第一輸出端；一柵極，用來接收該第三控制信號；以及一漏極，電性耦接于該第五P型晶體管的該源極；一第一電容，包含有:一第一端，電性耦接于該第一 P型晶體管的該漏極；以及一第二端，電性耦接于該第二 P型晶體管的該源極；一第二電容，包含有:一第一端，電性耦接于該第四P型晶體管的該漏極；以及一第二端，電性耦接于該第五P型晶體管的該源極；以及一第三電容，電性親接于該第一輸出端及該第二輸出端之間。4.如權(quán)利要求1所述的電源電路，其特征在于，該第二電荷栗包含有:一輸入端，用來接收該第一高電壓；一輸出端，用來輸出該第二高電壓；一第一 N型晶體管，包含有:一源極；一柵極，用來接收一第一控制信號；以及一漏極；一第一 P型晶體管，包含有:一源極，電性耦接于該輸入端；一柵極，用來接收一第二控制信號；以及一漏極，電性耦接于該第一 N型晶體管的該漏極；一第二 P型晶體管，包含有:一源極；一柵極，用來接收一第三控制信號；以及一漏極，電性耦接于該輸入端；一第三P型晶體管，包含有:一源極，電性耦接于該輸出端；一柵極，用來接收一第四控制信號；以及一漏極，電性耦接于該第二 P型晶體管的該源極；一第二 N型晶體管，包含有:一源極，電性耦接于該第一 N型晶體管的該源極；一柵極，用來接收一第五控制信號；以及一漏極；一第四P型晶體管，包含有:一源極，電性耦接于該輸入端；一柵極，用來接收一第六控制信號；以及一漏極，電性耦接于該第二 N型晶體管的該漏極；一第五P型晶體管，包含有:一源極；一柵極，用來接收該第四控制信號；以及一漏極，電性耦接于該輸入端；一第六P型晶體管，包含有:一源極，電性耦接于該輸出端；一柵極，用來接收該第三控制信號；以及一漏極，電性耦接于該第五P型晶體管的該源極；一第一電容，包含有:一第一端，電性耦接于該第一 P型晶體管的該漏極；以及一第二端，電性耦接于該第二 P型晶體管的該源極；一第二電容，包含有:一第一端，電性耦接于該第四P型晶體管的該漏極；以及一第二端，電性耦接于該第五P型晶體管的該源極；以及一第三電容，電性耦接于該輸出端及該第二 N型晶體管的該源極之間。5.如權(quán)利要求1所述的電源電路，其特征在于，該第三電荷栗包含有:一輸入端，用來接收該第一低電壓；一輸出端，用來輸出該第二低電壓；一第一 N型晶體管，包含有:一源極，電性耦接于該輸出端；一柵極，用來接收一第一控制信號；以及一漏極；一第二 N型晶體管，包含有:一源極，電性耦接于該第一 N型晶體管的該漏極；一柵極，用來接收一第二控制信號；以及一漏極，電性耦接于該輸入端；一第三N型晶體管，包含有:一源極，電性耦接于該輸入端；一柵極，用來接收一第三控制信號；以及一漏極；一第一 P型晶體管，包含有:一源極；一柵極，用來接收一第四控制信號；以及一漏極，電性耦接于該第三N型晶體管的該漏極；一第四N型晶體管，包含有:一源極，電性耦接于該輸出端；一柵極，用來接收該第二控制信號；以及一漏極；一第五N型晶體管，包含有:一源極，電性耦接于該第四N型晶體管的該漏極；一柵極，用來接收該第一控制信號；以及一漏極，電性耦接于該輸入端；一第六N型晶體管，包含有:一源極，電性耦接于該輸入端；一柵極，用來接收一第五控制信號；以及一漏極；一第二 P型晶體管，包含有:一源極，電性耦接于該第一 P型晶體管的該源極；一柵極，用來接收一第六控制信號；以及一漏極，電性耦接于該第六N型晶體管的該漏極；一第一電容，包含有:一第一端，電性耦接于該第二 N型晶體管的該源極；以及一第二端，電性耦接于該第三N型晶體管的該漏極；一第二電容，包含有:一第一端，電性耦接于該第五N型晶體管的該源極；以及一第二端，電性耦接于該第六N型晶體管的該漏極；以及一第三電容，電性耦接于該輸出端及該第二 P晶體管的該源極之間。6.如權(quán)利要求1所述的電源電路，其特征在于，該第一電荷栗包含有:一輸入端，用來接收該電源電壓；一第一輸出端，用來輸出該第一高電壓；一第二輸出端，用來輸出該第一低電壓；一第一 N型晶體管，包含有:一源極，電性耦接于該第二輸出端；一柵極，用來接收一第一控制信號；以及一漏極；一第一 P型晶體管，包含有:一源極，電性耦接于該輸入端；一柵極，用來接收一第二控制信號；以及一漏極，電性耦接于該第一 N型晶體管的該漏極；一第二 P型晶體管，包含有:一源極；一柵極，用來接收一第三控制信號；以及一漏極，電性耦接于該輸入端；一第三P型晶體管，包含有:一源極；一柵極，用來接收該第二控制信號；以及一漏極，電性耦接于該第二 P型晶體管的該源極；一第四P型晶體管，包含有: 一源極，電性耦接于該第一輸出端； 一柵極，用來接收該第三控制信號；以及 一漏極，電性耦接于該第三P型晶體管的該源極； 一第二 N型晶體管，包含有: 一源極，電性耦接于該第二輸出端； 一柵極，用來接收一第四控制信號；以及 一漏極； 一第五P型晶體管，包含有: 一源極，電性耦接于該輸入端； 一柵極，用來接收該第三控制信號；以及 一漏極，電性耦接于該第二 N型晶體管的該漏極； 一第一電容，包含有: 一第一端，電性耦接于該第一 P型晶體管的該漏極；以及 一第二端，電性耦接于該第二 P型晶體管的該源極； 一第二電容，包含有: 一第一端，電性耦接于該第五P型晶體管的該漏極；以及 一第二端，電性耦接于該第三P型晶體管的該源極；以及 一第三電容，電性親接于該第一輸出端及該第二輸出端之間。7.一種柵極驅(qū)動電路，用來提供一掃描信號至一液晶顯示面板，其特征在于，該柵極驅(qū)動電路包含有: 一 P型晶體管，包含有: 一柵極，用來接收一控制信號； 一源極，用來接收一正電源電壓；以及 一漏極，電性耦接于該液晶顯示面板，用來輸出該掃描信號； 一 N型晶體管，包含有: 一柵極，用來接收該控制信號； 一源極，用來接收一負電源電壓；以及 一漏極，電性耦接于該P型晶體管的該漏極；以及 一電源電路，包含有: 一第一電荷栗，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓，其中該第一高電壓是該電源電壓加上一第一電壓變異值，該第一低電壓是該電源電壓減去一第四電壓變異值，且該第一高電壓減去該第一低電壓的差小于一中壓組件耐壓門坎； 一第二電荷栗，電性耦接于該第一電荷栗及該P型晶體管的該源極，用來提升一第一高電壓為一第二高電壓，其中該第二高電壓是該第一高電壓加上一第二電壓變異值；以及一第三電荷栗，電性耦接于該第一電荷栗及該N型晶體管的該源極，用來降低一第一低電壓為一第二低電壓，其中該第二低電壓是該第一低電壓減去一第三電壓變異值； 其中，該第二電壓變異值及該第三電壓變異值小于該中壓組件耐壓門坎。8.如權(quán)利要求7所述的柵極驅(qū)動電路，其特征在于，還包含有一位準轉(zhuǎn)換電路，電性耦接于該P型晶體管的該柵極及該N型晶體管的該柵極，用來轉(zhuǎn)換一柵極控制信號的電壓位準，以產(chǎn)生該控制信號。9.如權(quán)利要求7所述的柵極驅(qū)動電路，其特征在于，該中壓組件耐壓門坎為6伏特。10.一種顯示模塊，其特征在于，包含有: 一液晶顯不面板；以及 一柵極驅(qū)動電路，包含有: 一 P型晶體管，包含有: 一柵極，用來接收一控制信號； 一源極，用來接收一正電源電壓；以及 一漏極，電性耦接于該液晶顯示面板，用來輸出一掃描信號至該液晶顯示面板； 一 N型晶體管，包含有: 一柵極，用來接收該控制信號； 一源極，用來接收一負電源電壓；以及 一漏極，電性耦接于該P型晶體管的該漏極；以及 一電源電路，包含有: 一第一電荷栗，用來轉(zhuǎn)換一電源電壓為一第一高電壓及一第一低電壓，其中該第一高電壓是該電源電壓加上一第一電壓變異值，該第一低電壓是該電源電壓減去一第四電壓變異值，且該第一高電壓減去該第一低電壓的差小于一中壓組件耐壓門坎； 一第二電荷栗，電性耦接于該第一電荷栗及該P型晶體管的該源極，用來提升一第一高電壓為一第二高電壓，其中該第二高電壓是該第一高電壓加上一第二電壓變異值；以及一第三電荷栗，電性耦接于該第一電荷栗及該N型晶體管的該源極，用來降低一第一低電壓為一第二低電壓，其中該第二低電壓是該第一低電壓減去一第三電壓變異值； 其中，該第二電壓變異值及該第三電壓變異值小于該中壓組件耐壓門坎。11.如權(quán)利要求10所述的顯示模塊，其特征在于，該中壓組件耐壓門坎為6伏特。
【文檔編號】G09G3/36GK106057138SQ201510577578
【公開日】2016年10月26日
【申請日】2015年9月11日
【發(fā)明人】廖敏男
【申請人】矽創(chuàng)電子股份有限公司