專(zhuān)利名稱(chēng)：多組合角速率陀螺儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及慣性測(cè)量系統(tǒng)技術(shù)領(lǐng)域，尤其是涉及一種用于測(cè)量平面坐 標(biāo)系中 一個(gè)軸的角速率的多組合角速率陀螺儀。
背景技術(shù)：
目前，在導(dǎo)彈控制，地質(zhì)勘測(cè)，工業(yè)控制，航空飛行器穩(wěn)定控制，捷 聯(lián)慣導(dǎo)，汽車(chē)自動(dòng)駕駛及機(jī)器人控制等行業(yè)領(lǐng)域中普遍使用的角速率陀螺 儀，其產(chǎn)品絕大部分都是機(jī)械式的，如液浮或半液浮，撓性有旋轉(zhuǎn)馬達(dá)的 角速率陀螺儀等。這些老式角速率陀螺儀在實(shí)際應(yīng)用中存在的突出缺點(diǎn)
是體積大、價(jià)格昂貴、易損壞、耐沖擊加速度低，壽命短，測(cè)量范圍小 (老式角速率陀螺最大測(cè)量值僅500° /s)，頻響低(最多為100Hz)以及 多不具備自檢測(cè)(self-Test)功能等，即使是當(dāng)今較先進(jìn)的光纖或激光 陀螺儀，也是由于其價(jià)格昂貴及體積大等原因而很難得到廣泛的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題在于針對(duì)上述現(xiàn)有技術(shù)中的不足，提供一 種多組合角速率陀螺儀，其結(jié)構(gòu)簡(jiǎn)單、體積小、重量輕、造價(jià)低且使用操 作簡(jiǎn)便，并具備自檢測(cè)功能，可靠性高、使用壽命長(zhǎng)且應(yīng)用范圍廣。
為解決上述技術(shù)問(wèn)題，本發(fā)明釆用的技術(shù)方案是 一種多組合角速率陀 螺儀，其特征在于包括六個(gè)用于測(cè)量空間Z軸方向角速率的角速率陀螺 儀、分別對(duì)六個(gè)角速率陀螺儀所輸出模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換的A/D釆樣電 路以及對(duì)經(jīng)A/D釆樣電路轉(zhuǎn)換所輸出的六路數(shù)字信號(hào)進(jìn)行融合處理并輸出
一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的處理器。
所述處理器包括分別與A/D釆樣電路相接且對(duì)A/D采樣電路所輸出數(shù)字信號(hào)進(jìn)行卡爾曼濾波的FPGA芯片，以及對(duì)FPGA芯片所輸出六路信號(hào)進(jìn) 行融合處理并輸出一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的DSP處理電路。
所述DSP處理電路的輸出信號(hào)經(jīng)接口電路后輸出；所述DSP處理電路 由輸入回路五、DSP處理器、時(shí)鐘電路和復(fù)位電路組成，輸入回路五接DSP 處理器；所述DSP處理器的輸出信號(hào)分三路， 一路經(jīng)時(shí)鐘電路接DSP處理 器的輸入端， 一路經(jīng)復(fù)位電路接DSP處理器的輸入端，另一路接接口電路 的輸入端。
所述A/D釆樣電路由輸入回路四、校準(zhǔn)回路四、運(yùn)算器二、 A/D轉(zhuǎn)換 器和反饋回路四組成，所述輸入回路四接A/D轉(zhuǎn)換器；所述A/D轉(zhuǎn)換器的 輸出信號(hào)分三路，一路經(jīng)運(yùn)算器二和校準(zhǔn)回路四后接A/D轉(zhuǎn)換器的輸入端， 一路經(jīng)反饋回路四接A/D轉(zhuǎn)換器的輸入端，另 一路接FPGA芯片。
所述角速率陀螺儀為芯片ADXRS150,所述A/D轉(zhuǎn)換器為芯片ADS1251， 所述FPGA芯片為芯片EP2C20,所述DSP處理器為DSP芯片TMS320。
所述角速率陀螺儀包括依次串接的敏感電路、信號(hào)處理器和主放大 器；所述主放大器還接有分別對(duì)其進(jìn)行控制的零偏置控制器、量程擴(kuò)展器 和帶寬擴(kuò)展器，所述零偏置控制器、量程擴(kuò)展器和帶寬擴(kuò)展器相并聯(lián)且三 者的共同輸出端均接主放大器的輸入端。
本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)1、不僅結(jié)構(gòu)簡(jiǎn)單，加工制作 方便，而且使用操作方便，并具備自檢測(cè)功能，可準(zhǔn)確測(cè)量平面坐標(biāo)系中 的狀態(tài)；2、角速率陀螺儀屬于無(wú)旋轉(zhuǎn)馬達(dá)的固態(tài)角速率傳感器，其內(nèi)部 電路工作構(gòu)件釆用微機(jī)械-電子系統(tǒng)(MEMS)技術(shù)的芯片且均釆用雙極型 金屬氧化物半導(dǎo)體(BIMOS)技術(shù)的生產(chǎn)和球形網(wǎng)格排列的載流焊工藝技 術(shù)進(jìn)行加工制造，因而產(chǎn)品具有高可靠性和高封裝堅(jiān)固性；3、體積小、 重量輕、造價(jià)低且使用壽命長(zhǎng)，同時(shí)，使用操作簡(jiǎn)便、便于推廣應(yīng)用，因 而在實(shí)踐中的應(yīng)用范圍十分廣泛，可廣泛用于導(dǎo)彈控制，地質(zhì)勘測(cè)，工業(yè) 控制，航空飛行器穩(wěn)定控制，捷聯(lián)慣導(dǎo)，汽車(chē)自動(dòng)駕駛及機(jī)器人控制等行 業(yè)領(lǐng)域；4、測(cè)量的準(zhǔn)確度高，分別通過(guò)六個(gè)單軸角速率陀螺儀對(duì)空間坐標(biāo)系中Z軸的角速率進(jìn)行測(cè)量，六個(gè)角速率陀螺儀的輸出信號(hào)經(jīng)A / D轉(zhuǎn)換
電路轉(zhuǎn)換后為數(shù)字信號(hào)并且將六路數(shù)字信號(hào)傳輸至處理器中進(jìn)行處理，處 理器根據(jù)數(shù)據(jù)融合算法及卡爾曼濾波算法對(duì)所輸入的六路信號(hào)進(jìn)行處理，
進(jìn)而得到更為準(zhǔn)確的角速率信號(hào)，然后通過(guò)通訊接口電路傳出；另外，本
發(fā)明具有自檢測(cè)功能，因而能夠?qū)崿F(xiàn)機(jī)內(nèi)檢測(cè)(BIT) ; 5、本發(fā)明還設(shè)置 了零偏置控制器、量程擴(kuò)展器和帶寬擴(kuò)展器，使本產(chǎn)品具有零漂置校準(zhǔn)、 較寬的測(cè)量范圍和帶寬功能，同時(shí)，也使本發(fā)明具有工作溫度范圍寬、體 積小、重量輕、啟動(dòng)快、壽命長(zhǎng)及耐沖擊加速度高等特點(diǎn)。
下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


圖1為本發(fā)明的總體電路原理框圖。 圖2為本發(fā)明角速率陀螺儀的電路原理框圖。 圖3為圖2中敏感電路、信號(hào)處理器和主放大器的電路原理圖 圖4為本發(fā)明零偏置控制器的電路原理框圖。 圖5為圖4的電路原理圖。 圖6為本發(fā)明量程擴(kuò)展器的電路原理框圖。 圖7為圖6的電路原理圖。 圖8為本發(fā)明帶寬擴(kuò)展器的電路原理框圖。 圖9為圖8的電路原理圖。 圖10為本發(fā)明A/D釆樣電路的電路原理框圖。 圖11為本發(fā)明DSP處理電路的電路原理框圖。 附圖標(biāo)記說(shuō)明
2—A/D采樣電路； 2-
2- 3—運(yùn)算器二； 2-
3- FPGA芯片； 4-
4- 2 — ST接口電路； 4-
l一角速率陀螺儀 2-2—校準(zhǔn)回路四 2-5—反饋回路四 4-1一離散控制器
l一輸入回路四； 4一A/D轉(zhuǎn)換器;
-敏感電路； 3—敏感器；4-4一諧振器；4_5一激勵(lì)器；5 —-信號(hào)處理器；
6 —-主放大器；7_輸入回路一；8 —-放大器一；
9 —-運(yùn)算器一；10--校準(zhǔn)回路一；11-一反饋回路一；
12—輸入回路二；13--放大器二；14—量程擴(kuò)展回路;
15一反饋回路二；16--輸入回路三；17—放大器三；
18一帶寬擴(kuò)展電路；19--反饋回路三；21-一零偏置控制器;
22一量程擴(kuò)展器；23--帶寬擴(kuò)展器；24一處理器；
26一DSP處理電路；26-l一輸入回路五；26--2—DSP處理器；
26--3 —時(shí)鐘電路；26-4一復(fù)位電路；27-一接口電路。
具體實(shí)施例方式
如圖1所示，本發(fā)明包括包括六個(gè)用于測(cè)量空間z軸方向角速率的角
速率陀螺儀1、分別對(duì)六個(gè)角速率陀螺儀1所輸出模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換
的A/D采樣電路2以及對(duì)經(jīng)A/D釆樣電路2轉(zhuǎn)換所輸出的六路數(shù)字信號(hào)進(jìn) 行融合處理并輸出一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的處理器24。所述處理器24包括 分別與A/D釆樣電路2相接且對(duì)A/D釆樣電路2所輸出數(shù)字信號(hào)進(jìn)行卡爾 曼濾波的FPGA芯片3 (即現(xiàn)場(chǎng)可編程門(mén)陣列系列芯片)，以及對(duì)FPGA芯 片3所輸出六路信號(hào)進(jìn)行融合處理并輸出一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的DSP處理 電路26。另外，通過(guò)一塊適配轉(zhuǎn)接線路板使角速率陀螺儀1的輸入端以及 經(jīng)卡爾曼濾波和DSP處理電路26處理后的信號(hào)輸出端與引出電纜連接。 其中，所述角速率陀螺儀1包括依次串接的敏感電路4、信號(hào)處理器5和 主放大器6;所述主放大器6還接有分別對(duì)其進(jìn)行控制的零偏置控制器21、 量程擴(kuò)展器22和帶寬擴(kuò)展器23,所述零偏置控制器21、量程擴(kuò)展器22 和帶寬擴(kuò)展器23相并聯(lián)且三者的共同輸出端均接主放大器6的輸入端。 本實(shí)施例中，所述角速率陀螺儀1為芯片ADXRS150,所述A/D轉(zhuǎn)換電路2 為芯片ADS1251,所述FPGA芯片3為芯片EP2C20。如圖2所示，所述敏感電路4為由離散控制器4-l、 ST接口電路4-2、 敏感器4-3、諧振器4-4和激勵(lì)器4-5組成的敏感電路，所述離散控制器 4-1和激勵(lì)器4-5分別經(jīng)ST接口電路4-2和諧振器4-4后均接敏感器4-3, 所述敏感器4-3接信號(hào)處理器5。結(jié)合圖3,所述敏感器4-3為芯片PO-XRS 即芯片Ul,其輸入端Uu接角速率輸入信號(hào)；諧振器4-4由兩個(gè)運(yùn)算放大 器A1和A2相串聯(lián)組成，所述運(yùn)算放大器Al和A2均為芯片LTC2053,其 中，運(yùn)算放大器Al和A2的正相輸入端均接UR，運(yùn)算放大器A卩的反相輸 入端接芯片PO-XRS的輸出端U。2,運(yùn)算放大器A2的輸出端接運(yùn)算放大器 Al的反相輸入端。離散控制器4-1的輸出端分別經(jīng)ST1、 ST2接口電路后 接至芯片P0-XRS的兩個(gè)輸入端ST1、ST2。而激勵(lì)器4-5為由芯片REGni-5 (即芯片U3)構(gòu)成的充電泵調(diào)節(jié)器，所述芯片REG711-5的輸出端接芯片 PO-XRS的輸入端U 。所述信號(hào)處理器5由芯片LTC2053 (即運(yùn)算放大器 A3-l)和芯片LB8207 (即芯片U4-1 )串接組成，具體是，芯片P0-XRS的 兩個(gè)輸出端U。,+和U。,-分別接運(yùn)算放大器A3-l的正相和負(fù)相輸入端。另夕卜， 角速率陀螺儀1的主放大器6為芯片LTC205 3 (即運(yùn)算放大器All)。芯 片U4-l的輸出端U。經(jīng)電阻R1-1、電阻R2-1后接運(yùn)算放大器A4-1的反相 輸入端，運(yùn)算放大器A4-1的輸出端和其反相輸入端之間并接有電阻R3-l 和電容C5-l。
如圖4所示，所述零偏置控制器21由輸入回路一 7、放大器一 8、運(yùn) 算器9、校準(zhǔn)回路10和反饋回路一 11組成；放大器一8的輸出信號(hào)分三 路， 一路經(jīng)運(yùn)算器一 9和校準(zhǔn)回路10后接放大器一 8的輸入端， 一路經(jīng) 所述反饋回路一 11后接放大器一 8的輸入端，另一路接主放大器6的輸 入端。結(jié)合圖5,放大器一 8為芯片LTC205 3 (即運(yùn)算放大器A5 ),運(yùn)算 器一 9為芯片LM339 (即芯片A6)，校準(zhǔn)回路10由 一 電阻R6和 一 電子開(kāi) 關(guān)K4串接組成。輸入回路一 7由電阻R4、 R5和電容C7組成，反饋回路 一11由電阻R7組成。也就是說(shuō)，輸入回路一 7的輸出端接放大器一 8的 輸入端，而放大器一 8的輸出信號(hào)一路分流至反饋回路一 11并回接到放大器一 8的輸入端。零偏置控制器21的設(shè)置可以使本發(fā)明內(nèi)的每個(gè)軸的 零偏一致，達(dá)到2.5土0. IV，以便于用戶(hù)的使用。
如圖6所示，所述量程擴(kuò)展器22由輸入回路二 12、放大器二13、量 程擴(kuò)展回路14和反饋回路二 15組成；放大器二 13的輸出信號(hào)分三路， 一路經(jīng)所述量程擴(kuò)展回路H后接放大器二 13的輸入端， 一路經(jīng)所述反饋 回路二 15后接放大器二 13的輸入端，另一路接主放大器6的輸入端。結(jié) 合圖7，所述放大器二 13為芯片LTC205 3 (即運(yùn)算放大器A7 ),輸入回路 二12由電阻R9、 R11和電容C9組成，量程擴(kuò)展回路14由電阻Rx,構(gòu)成， 反饋回路二 15由電阻R10組成。實(shí)際應(yīng)用過(guò)程中，依據(jù)巿場(chǎng)客戶(hù)對(duì)量程 的要求，通過(guò)量程擴(kuò)展器可以設(shè)置本發(fā)明中各軸向的量程，以滿(mǎn)足用戶(hù)不 同測(cè)量范圍的要求。
如圖8所示，所述帶寬擴(kuò)展器23由輸入回路三16、放大器三17、帶 寬擴(kuò)展電路18和反饋回路三19組成；輸入回路三16的輸出信號(hào)分三路， 一路經(jīng)帶寬擴(kuò)展電路18后接放大器三17的輸入端， 一路經(jīng)反饋回路三19 后接放大器三17的輸入端，另 一路接主放大器6的輸入端。結(jié)合圖9,所 述放大器三17由為芯片LTC2053 (即運(yùn)算放大器A8 ),帶寬擴(kuò)展電路18 由電容Cx和C12并聯(lián)組成，反饋回路三19由電阻Rx和R14并聯(lián)組成，輸 入回路三16由電阻R12、 R13和電容C11組成。也就是說(shuō)，輸入回路三16 的輸出端接放大器三17的輸入端，放大器三17的輸出信號(hào)分別分流至帶 寬擴(kuò)展電路18和反饋回路三19的輸入端且二者的輸出端均回接至放大器 三17的輸入端。
如圖10所示，所述A/D采樣電路2由輸入回路四2-1、校準(zhǔn)回路四 2-2、運(yùn)算器二2-3、 A/D轉(zhuǎn)換器2-4和反饋回路四2-5組成，所述輸入回 路四2-1接A/D轉(zhuǎn)換器2-4;所述A/D轉(zhuǎn)換器2-4的輸出信號(hào)分三路，一 路經(jīng)運(yùn)算器二 2-3和校準(zhǔn)回路四2-2后接A/D轉(zhuǎn)換器2-4的輸入端， 一路 經(jīng)反饋回路四2-5接A/D轉(zhuǎn)換器2-4的輸入端，另一路接FPGA芯片3。本 實(shí)施例中，A/D轉(zhuǎn)換器2-4為芯片ADS1251。如圖ll所示，所述DSP處理電路26由輸入回路五26-1、 DSP處理器 26-2、時(shí)鐘電路26-3和復(fù)位電路26-4組成，輸入回路五26-1接DSP處 理器26-2;所述DSP處理器26-2的輸出信號(hào)分三路， 一路經(jīng)時(shí)鐘電路26-3 接DSP處理器26-2的輸入端， 一路經(jīng)復(fù)位電路26-4接DSP處理器26-2 的輸入端，另一路接接口電路27的輸入端。結(jié)合圖13,本實(shí)施例中，所 述DSP處理器26-2為DSP芯片TMS320。
以上所述，僅是本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明作任何限制，凡是 根據(jù)本發(fā)明技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、變更以及等效結(jié)構(gòu) 變化，均仍屬于本發(fā)明技術(shù)方案的保護(hù)范圍內(nèi)。
權(quán)利要求
1. 一種多組合角速率陀螺儀，其特征在于包括六個(gè)用于測(cè)量空間Z軸方向角速率的角速率陀螺儀(1)、分別對(duì)六個(gè)角速率陀螺儀(1)所輸出模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換的A/D采樣電路(2)以及對(duì)經(jīng)A/D采樣電路(2)轉(zhuǎn)換所輸出的六路數(shù)字信號(hào)進(jìn)行融合處理并輸出一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的處理器(24)。
2. 按照權(quán)利要求1所述的多組合角速率陀螺儀，其特征在于所述處 理器(24)包括分別與A/D釆樣電路(2)相接且對(duì)A/D釆樣電路(2)所 輸出數(shù)字信號(hào)進(jìn)行卡爾曼濾波的FPGA芯片(3),以及對(duì)FPGA芯片(3) 所輸出六路信號(hào)進(jìn)行融合處理并輸出一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的DSP處理電路(26)。
3. 按照權(quán)利要求2所述的多組合角速率陀螺儀，其特征在于所述DSP 處理電路(26)的輸出信號(hào)經(jīng)接口電路(27)后輸出；所述DSP處理電路(26)由輸入回路五(26-1) 、 DSP處理器(26-2)、時(shí)鐘電路(26-3) 和復(fù)位電路(26-4)組成，輸入回路五(26-1)接DSP處理器(26-2); 所述DSP處理器(26-2)的輸出信號(hào)分三路， 一路經(jīng)時(shí)鐘電路(26-3)接 DSP處理器(26-2 )的輸入端， 一路經(jīng)復(fù)位電路(26-4 )接DSP處理器(26-2 ) 的輸入端，另一路接接口電路(27)的輸入端。
4. 按照權(quán)利要求2或3所述的多組合角速率陀螺儀，其特征在于所 述A/D釆樣電路(2)由輸入回路四(2-1)、校準(zhǔn)回路四U-2)、運(yùn)算 器二 (2-3) 、 A/D轉(zhuǎn)換器(2-4)和反饋回路四(2-5)組成，所述輸入回 路四(2-1)接A/D轉(zhuǎn)換器(2-4);所述A/D轉(zhuǎn)換器(2-4)的輸出信號(hào) 分三路， 一路經(jīng)運(yùn)算器二( 2-3 )和校準(zhǔn)回路四(2-2 )后接A/D轉(zhuǎn)換器(2-4 ) 的輸入端， 一路經(jīng)反饋回路四(2-5)接A/D轉(zhuǎn)換器(2-4)的輸入端，另 一路接FPGA芯片(3)。
5. 按照權(quán)利要求4所述的多組合角速率陀螺儀，其特征在于所述角 速率陀螺儀U)為芯片ADXRS150，所述A/D轉(zhuǎn)換器(2-4)為芯片ADS1251,所述FPGA芯片(3)為芯片EP2C20，所述DSP處理器(26-2)為DSP芯片 TMS320。
6.按照權(quán)利要求1、 2或3所述的多組合角速率陀螺儀，其特征在于 所述角速率陀螺儀(1)包括依次串接的敏感電路(4)、信號(hào)處理器(5) 和主放大器(6);所述主放大器(6)還接有分別對(duì)其進(jìn)行控制的零偏置 控制器(21)、量程擴(kuò)展器(")和帶寬擴(kuò)展器(23),所述零偏置控制 器(21)、量程擴(kuò)展器(22)和帶寬擴(kuò)展器(23)相并聯(lián)且三者的共同輸 出端均接主放大器(6)的輸入端。
全文摘要
本發(fā)明公開(kāi)了一種多組合角速率陀螺儀，包括六個(gè)用于測(cè)量空間Z軸方向角速率的角速率陀螺儀、分別對(duì)六個(gè)角速率陀螺儀所輸出模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換的A/D采樣電路以及對(duì)經(jīng)A/D采樣電路轉(zhuǎn)換所輸出的六路數(shù)字信號(hào)進(jìn)行融合處理并輸出一準(zhǔn)確實(shí)時(shí)檢測(cè)信號(hào)的處理器。本發(fā)明結(jié)構(gòu)簡(jiǎn)單、體積小、重量輕、造價(jià)低且使用操作簡(jiǎn)便，并具備自檢測(cè)功能，可靠性高、使用壽命長(zhǎng)且應(yīng)用范圍廣。
文檔編號(hào)G01C19/00GK101413798SQ20081023251
公開(kāi)日2009年4月22日 申請(qǐng)日期2008年12月2日 優(yōu)先權(quán)日2008年12月2日
發(fā)明者何永革, 董紅娟, 谷榮祥 申請(qǐng)人:西安中星測(cè)控有限公司