適用于1553總線協(xié)議的內(nèi)建自測試電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種內(nèi)建自測試電路，尤其是適用于1553總線協(xié)議的內(nèi)建自測試電 路。
【背景技術(shù)】
[0002] 自集成電路誕生以來，設(shè)計方法、制造方法和測試方法始終是集成電路發(fā)展不可 分割的三個組成部分。但在集成電路發(fā)展初期，人們更多地把注意力集中在設(shè)計和制造領(lǐng) 域，而且由于早期的集成電路邏輯設(shè)計和工藝技術(shù)相對簡單，因此對測試方法的研究一度 處于一個不被重視的地位。隨著集成電路設(shè)計方法與工藝技術(shù)的不斷進(jìn)步，單個芯片實(shí)現(xiàn) 的功能越來越復(fù)雜，電路測試的工作難度越來越大，測試覆蓋率也很難保證達(dá)到較高水平， 集成電路的可測性問題已經(jīng)成為提高產(chǎn)品可靠性的一個不可忽視的因素?？蓽y性設(shè)計以犧 牲電路面積為代價，從而較大幅度地降低測試難度?？蓽y性設(shè)計可以提高測試覆蓋率，大幅 度地縮短測試時間，降低測試難度，加快開發(fā)周期，縮短產(chǎn)品上市時間。
[0003] 可測性設(shè)計中的內(nèi)建自測試(Built-In Self-Test，BIST)是通過在芯片內(nèi)部集成 少量的邏輯電路來實(shí)現(xiàn)對整個電路的測試，被認(rèn)為是解決電路調(diào)試問題的有效方法之一。 它的基本思想是由電路自己生成測試向量，而不需要外部施加測試向量，并依靠自身邏輯 來判斷測試結(jié)果是否符合預(yù)期。作為可測性設(shè)計的一種重要方法，BIST成為DFT設(shè)計技術(shù)的 主流，目前很多S0C電路都采用了BIST可測性技術(shù)。由此引申到在軍事上廣泛采用的1553電 路。
[0004] MIL-STD-1553數(shù)據(jù)總線因其高可靠性等諸多優(yōu)點(diǎn)被廣泛應(yīng)用于艦船、航空、航天 等多個領(lǐng)域。在過去的半個多世紀(jì)，MIL-STD-1553-直被認(rèn)為是當(dāng)今我們俗稱的網(wǎng)絡(luò)戰(zhàn)起 源，它實(shí)現(xiàn)了傳感器等各種電子裝備的信息共享與傳輸，從根本上改變了以美國為代表及 其同盟的作戰(zhàn)方式。以DDC的典型產(chǎn)品BU-61580電路為例，雖然預(yù)留了部分寄存器用于自測 試，但具體的測試過程還需要外部CPU通過總線輸入測試碼。按照DDC設(shè)計手冊的表述，要達(dá) 到95%以上的測試覆蓋率，大約需要輸入4000條測試向量，這個工作量無疑是巨大的，將嚴(yán) 重影響產(chǎn)品的測試效率。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明要解決的技術(shù)問題是克服現(xiàn)有的缺陷，提供適用于1553總線協(xié)議的內(nèi)建自 測試電路，在原協(xié)議處理器結(jié)構(gòu)的基礎(chǔ)上增加部分邏輯用于自測試的啟動、控制及判斷，同 時增加用于存儲測試向量的只讀存儲器R0M，測試工程師所要做的只是簡單地控制自測試 寄存器，啟動電路的自測試功能，測試完成后訪問特定的寄存器以判斷電路是否正常，因 此，可以在保證極高的測試覆蓋率的同時，極大地減輕電路測試程序開發(fā)的難度，提高測試 效率。
[0006] 為了解決上述技術(shù)問題，本發(fā)明提供了如下的技術(shù)方案：
[0007] 本發(fā)明適用于1553總線協(xié)議的內(nèi)建自測試電路，包括自測試寄存器、內(nèi)建自測試 邏輯、存儲測試向量的只讀存儲器和內(nèi)建自測試狀態(tài)寄存器，使電路具備內(nèi)建自測試功能， 將原協(xié)議處理器的開始/復(fù)位寄存器中的部分保留位用于控制內(nèi)建自測試功能的啟動與復(fù) 位，自測試時當(dāng)前運(yùn)行的測試向量狀態(tài)被記錄在相應(yīng)的自測試寄存器中，自測試的結(jié)果被 記錄在內(nèi)建自測試狀態(tài)寄存器相應(yīng)的數(shù)據(jù)位中。
[0008] 進(jìn)一步地，開始/復(fù)位寄存器通過部分保留位中的第7位來發(fā)起協(xié)議自測試，通過 第9位來發(fā)起RAM自測試，通過第10位將測試結(jié)果置為初始狀態(tài)0000H。
[0009] 進(jìn)一步地，RAM自測試在內(nèi)建自測試邏輯的配合下，RAM的每個地址空間被順序?qū)?入特定的值，寫入完成后再被順序讀出并與原寫入數(shù)據(jù)進(jìn)行比較。
[0010] 進(jìn)一步地，RAM自測試采用的測試碼有兩種，分別為寫入的數(shù)據(jù)等于當(dāng)前地址、寫 入的數(shù)據(jù)等于當(dāng)前地址取反。
[0011] 進(jìn)一步地，協(xié)議自測試在內(nèi)建自測試邏輯的配合下，主要完成原協(xié)議處理器中寄 存器、曼徹斯特編碼器、曼徹斯特解碼器和1553協(xié)議的全面測試。
[0012] 進(jìn)一步地，協(xié)議自測試前將所有測試向量預(yù)先存儲在只讀存儲器中，測試時將測 試向量寫入被測試電路，從相應(yīng)的寄存器或存儲器中讀出并與只讀存儲器中的數(shù)據(jù)向量進(jìn) 行比較。
[0013] 進(jìn)一步地，協(xié)議自測試時利用高32位地址的保留寄存器空間構(gòu)成七組自測試寄存 器。
[0014] 本發(fā)明的有益效果：
[0015] 1、不改變原有的協(xié)議處理器結(jié)構(gòu)，從而保證邏輯與以前電路兼容，節(jié)省了邏輯設(shè) 計開發(fā)的成本。
[0016] 2、采用預(yù)先寫入ROM的測試向量方式實(shí)現(xiàn)協(xié)議自測試功能，可以在保證極高的測 試覆蓋率的同時，極大地減輕電路測試程序開發(fā)的難度，提高測試效率。
[0017] 3、由于1553總線協(xié)議是一種標(biāo)準(zhǔn)的總線協(xié)議，廣泛應(yīng)用于艦船、航空、航天等多個 領(lǐng)域，此發(fā)明同樣適用于其他型號的1553電路，具有很好的可復(fù)用性。
【附圖說明】
[0018] 圖1為增加了本發(fā)明的協(xié)議處理器功能框圖；
[0019] 圖2為本發(fā)明中RAM自測試功能框圖；
[0020] 圖3為本發(fā)明中RAM自測試流程圖；
[0021]圖4為本發(fā)明中ROM的測試向量定義圖；
[0022]圖5為本發(fā)明中協(xié)議自測試功能框圖；
[0023]圖6為本發(fā)明中協(xié)議自測試流程圖。
【具體實(shí)施方式】
[0024]本發(fā)明所列舉的實(shí)施例，只是用于幫助理解本發(fā)明，不應(yīng)理解為對本發(fā)明保護(hù)范 圍的限定，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明思想的前提下，還可以對 本發(fā)明進(jìn)行改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求保護(hù)的范圍內(nèi)。
[0025]本發(fā)明在原協(xié)議處理器的基礎(chǔ)上，采用增加自測試寄存器1、內(nèi)建自測試邏輯2、存 儲測試向量的只讀存儲器3和內(nèi)建自測試狀態(tài)寄存器4的方式使電路具備內(nèi)建自測試功能。 如附圖1所示，圖中虛線框部分為本
【發(fā)明內(nèi)容】
，實(shí)現(xiàn)框部分為原電路邏輯結(jié)構(gòu)（以BU-61580 為例），陰影部分為外圍電路。
[0026] 本發(fā)明的適用于1553總線協(xié)議的內(nèi)建自測試電路具備RAM自測試和協(xié)議自測試兩 個功能。為了控制內(nèi)建自測試功能的啟動與復(fù)位，將原開始/復(fù)位寄存器(03H)中的第7位、 第9位、第10位用于該功能，如表1。
[0027] 表1開始/復(fù)位寄存器(03H)
[0029] 如上表所示，可以通過開始/復(fù)位寄存器中的第7位來發(fā)起協(xié)議自測試，通過第9位 來發(fā)起RAM自測試，通過第10位將測試結(jié)果（內(nèi)建自測試狀態(tài)寄存器4地址1C)置為初始狀態(tài) 0000H〇
[0