本實(shí)用新型涉及電力系統(tǒng)仿真技術(shù)領(lǐng)域，更具體地說，涉及一種并行運(yùn)算器及并行運(yùn)算系統(tǒng)。

背景技術(shù)：

隨著智能電網(wǎng)的普及，微電網(wǎng)成為電力系統(tǒng)的重要組成部分，其通常經(jīng)電力電子變流器、濾波電路和隔離變壓器進(jìn)行并網(wǎng)。為保證電力系統(tǒng)安全運(yùn)行，電力系統(tǒng)實(shí)時仿真已成為進(jìn)行電力系統(tǒng)試驗(yàn)研究、規(guī)劃設(shè)計(jì)、調(diào)度運(yùn)行和狀態(tài)安全評估的重要工具。

而在電力系統(tǒng)的實(shí)時仿真過程中，通常需要進(jìn)行大量的運(yùn)算。現(xiàn)有技術(shù)中用于實(shí)現(xiàn)電力系統(tǒng)仿真過程中運(yùn)算的裝置，通常是按照數(shù)學(xué)表達(dá)式依次進(jìn)行每步計(jì)算的，如數(shù)學(xué)表達(dá)式為y＝ax₁+bx₂，則將a、b、x₁及x₂作為運(yùn)算裝置的輸入，運(yùn)算裝置依次計(jì)算ax₁、bx₂及ax₁+bx₂，最終輸出y。但是，由于在電力系統(tǒng)的實(shí)時仿真過程中，需要的運(yùn)算量較大，如果均按照上述方式進(jìn)行對其進(jìn)行依次計(jì)算，則會導(dǎo)致運(yùn)算速度較慢。

綜上所述，現(xiàn)有技術(shù)中用于在電力系統(tǒng)的仿真過程中實(shí)現(xiàn)運(yùn)算功能的運(yùn)算工具存在運(yùn)算速度較慢的問題。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是提供一種并行運(yùn)算器及并行運(yùn)算系統(tǒng)，以解決現(xiàn)有技術(shù)中用于在電力系統(tǒng)的仿真過程中實(shí)現(xiàn)運(yùn)算功能的運(yùn)算工具存在的運(yùn)算速度較慢的問題。

為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：

一種并行運(yùn)算器，包括除法器、第一乘法器、第二乘法器、第一加法器、第二加法器、第一選擇器至第五選擇器、第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口、第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口，其中：

第四數(shù)據(jù)輸入口及第五數(shù)據(jù)輸入口與所述除法器的輸入端連接，所述除法器的輸出端分別與第一選擇器、第二選擇器及第一數(shù)據(jù)輸出口連接；所述第一選擇器的輸入端與第六數(shù)據(jù)輸入口連接，輸出端及第七數(shù)據(jù)輸入口均與第一乘法器連接，第一乘法器的輸出端分別與第三選擇器、第四選擇器及第三數(shù)據(jù)輸出口連接；第三選擇器的輸入端與第九數(shù)據(jù)輸入口連接，輸出端與第十?dāng)?shù)據(jù)輸入口均與第一加法器的輸入端連接，第一加法器的輸出端與第五數(shù)據(jù)輸出口連接；第四選擇器的輸入端與第八數(shù)據(jù)輸入口連接，輸出端與第五選擇器的輸出端均與第二加法器的輸入端連接，第二加法器的輸出端與第四數(shù)據(jù)輸出口連接；第二選擇器的輸入端與第三數(shù)據(jù)輸入口連接，輸出端與第二數(shù)據(jù)輸入口均與第二乘法器的輸入端連接，第二乘法器的輸出端與第二數(shù)據(jù)輸出口連接的同時與第一數(shù)據(jù)輸入口均與第五選擇器的輸入端連接。

優(yōu)選的，還包括實(shí)時電壓值輸入口、基準(zhǔn)電壓輸入口、電壓比較器及電壓判決結(jié)果輸出口，其中：

所述實(shí)時電壓值輸入口與所述基準(zhǔn)電壓輸入口均與所述電壓比較器的輸入端連接，所述電壓比較器的輸出端與所述電壓判決結(jié)果輸出口連接。

優(yōu)選的，還包括非線性數(shù)據(jù)輸入口、線段基準(zhǔn)輸入口、非線性判決器及線段結(jié)果輸出口，其中：

所述非線性數(shù)據(jù)輸入口及所述線段基準(zhǔn)輸入口均與所述非線性判決器的輸入端連接，所述非線性判決器基于所述非線性數(shù)據(jù)輸入口輸入的非線性數(shù)據(jù)與所述線段基準(zhǔn)輸入口輸入的線段基準(zhǔn)得出所述非線性數(shù)據(jù)所處線段的線段結(jié)果，將該線段結(jié)果輸出至與所述非線性判決器連接的線段結(jié)果輸出口。

優(yōu)選的，還包括：

由對應(yīng)數(shù)據(jù)存儲器中獲取待計(jì)算數(shù)據(jù)的讀數(shù)據(jù)控制電路；

與所述讀數(shù)據(jù)控制電路連接，控制所述待計(jì)算數(shù)據(jù)由所述第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口進(jìn)行輸入的總控制電路。

優(yōu)選的，所述總控制電路基于對應(yīng)選擇基準(zhǔn)控制與所述總控制電路分別連接的所述第一選擇器至第五選擇器工作。

優(yōu)選的，還包括：

將由分別與之連接的所述電壓判決結(jié)果輸出口、所述線性結(jié)果輸出口、所述第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口獲取的輸出數(shù)據(jù)寫入對應(yīng)數(shù)據(jù)存儲器的寫數(shù)據(jù)控制電路。

優(yōu)選的，所述讀數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器包括兩個存儲器組，其中每個存儲器組包括兩個基于該存儲器組對應(yīng)仿真步長采用乒乓操作的交互方法實(shí)現(xiàn)讀取外部數(shù)據(jù)的存儲器；所述寫數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器包括兩個存儲器組，其中每個存儲器組包括兩個基于該存儲器組對應(yīng)仿真步長采用乒乓操作的交互方法實(shí)現(xiàn)向外部數(shù)據(jù)寫入的存儲器。

優(yōu)選的，還包括：

將由分別與之連接的所述電壓判決結(jié)果輸出口、所述線性結(jié)果輸出口、所述第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口獲取的輸出數(shù)據(jù)進(jìn)行顯示的顯示器。

一種并行運(yùn)算系統(tǒng)，應(yīng)用于多速率硬件在環(huán)的實(shí)時仿真，包括多個如上任一項(xiàng)所述的并行運(yùn)算器，其中，每兩個所述并行運(yùn)算器之間通過四口寄存器組共享的方式實(shí)現(xiàn)通訊連接。

本實(shí)用新型提供了一種并行運(yùn)算器，該并行運(yùn)算器包括除法器、第一乘法器、第二乘法器、第一加法器、第二加法器、第一選擇器至第五選擇器、第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口、第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口，其中：第四數(shù)據(jù)輸入口及第五數(shù)據(jù)輸入口與所述除法器的輸入端連接，所述除法器的輸出端分別與第一選擇器、第二選擇器及第一數(shù)據(jù)輸出口連接；所述第一選擇器的輸入端與第六數(shù)據(jù)輸入口連接，輸出端及第七數(shù)據(jù)輸入口均與第一乘法器連接，第一乘法器的輸出端分別與第三選擇器、第四選擇器及第三數(shù)據(jù)輸出口連接；第三選擇器的輸入端與第九數(shù)據(jù)輸入口連接，輸出端與第十?dāng)?shù)據(jù)輸入口均與第一加法器的輸入端連接，第一加法器的輸出端與第五數(shù)據(jù)輸出口連接；第四選擇器的輸入端與第八數(shù)據(jù)輸入口連接，輸出端與第五選擇器的輸出端均與第二加法器的輸入端連接，第二加法器的輸出端與第四數(shù)據(jù)輸出口連接；第二選擇器的輸入端與第三數(shù)據(jù)輸入口連接，輸出端與第二數(shù)據(jù)輸入口均與第二乘法器的輸入端連接，第二乘法器的輸出端與第二數(shù)據(jù)輸出口連接的同時與第一數(shù)據(jù)輸入口均與第五選擇器的輸入端連接。通過本申請公開的上述并行運(yùn)算器，可以并行執(zhí)行對應(yīng)的加減乘除運(yùn)算，無需像現(xiàn)有技術(shù)中一樣對數(shù)學(xué)表達(dá)式依次進(jìn)行每步計(jì)算，由此，大大提高了運(yùn)算器的運(yùn)算速度；且將該并行運(yùn)算器用于電力系統(tǒng)的仿真過程中時，能夠滿足仿真過程中并行性的要求，有力提升了實(shí)時仿真的計(jì)算能力和仿真規(guī)模。本實(shí)用新型還提供了一種并行運(yùn)算系統(tǒng)，該并行運(yùn)算系統(tǒng)包括多個并行運(yùn)算器，且每兩個所述并行運(yùn)算器之間通過四口寄存器組共享的方式實(shí)現(xiàn)通訊連接。與上述并行運(yùn)算器相對應(yīng)，該并行運(yùn)算系統(tǒng)也具有并行運(yùn)算器具有的上述優(yōu)點(diǎn)，同時還能夠?qū)崿F(xiàn)不同并行運(yùn)算器之間的數(shù)據(jù)共享，進(jìn)而加大了數(shù)據(jù)傳輸流量。

附圖說明

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器的第一種結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器的第二種結(jié)構(gòu)示意圖；

圖3為本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算系統(tǒng)的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

請參閱圖1，其示出了本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器的結(jié)構(gòu)示意圖，在該結(jié)構(gòu)示意圖中，符號為÷的器件表示除法器，符號為MUX1的器件表示第一選擇器，符號為MUX2的器件表示第二選擇器，符號為MUX3的器件表示第三選擇器，符號為MUX4的器件表示第四選擇器，符號為MUX5的器件表示第五選擇器，符號為X1的器件表示第一乘法器，符號為X2的器件表示第二乘法器，符號為+1的器件表示第一加法器，符號為+2的器件表示第二加法器；另外，該圖中每個選擇器對應(yīng)的兩個輸入端均標(biāo)示有對應(yīng)的0和1，表示該選擇器由1對應(yīng)的輸入及0對應(yīng)的輸入中選取其中之一作為輸出，當(dāng)然，0和1在圖1中的標(biāo)示僅僅為本發(fā)明的一種具體實(shí)施方式，還可以根據(jù)實(shí)際需要進(jìn)行其他設(shè)置，如將圖1中同一選擇器的1和0互換位置等，均在本發(fā)明的保護(hù)范圍之內(nèi)。具體來說，本發(fā)明實(shí)施例提供的上述并行運(yùn)算器可以包括除法器、第一乘法器、第二乘法器、第一加法器、第二加法器、第一選擇器至第五選擇器、第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口、第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口，其中：

第四數(shù)據(jù)輸入口及第五數(shù)據(jù)輸入口與除法器的輸入端連接，除法器的輸出端分別與第一選擇器、第二選擇器及第一數(shù)據(jù)輸出口連接；第一選擇器的輸入端與第六數(shù)據(jù)輸入口連接，輸出端及第七數(shù)據(jù)輸入口均與第一乘法器連接，第一乘法器的輸出端分別與第三選擇器、第四選擇器及第三數(shù)據(jù)輸出口連接；第三選擇器的輸入端與第九數(shù)據(jù)輸入口連接，輸出端與第十?dāng)?shù)據(jù)輸入口均與第一加法器的輸入端連接，第一加法器的輸出端與第五數(shù)據(jù)輸出口連接；第四選擇器的輸入端與第八數(shù)據(jù)輸入口連接，輸出端與第五選擇器的輸出端均與第二加法器的輸入端連接，第二加法器的輸出端與第四數(shù)據(jù)輸出口連接；第二選擇器的輸入端與第三數(shù)據(jù)輸入口連接，輸出端與第二數(shù)據(jù)輸入口均與第二乘法器的輸入端連接，第二乘法器的輸出端與第二數(shù)據(jù)輸出口連接的同時與第一數(shù)據(jù)輸入口均與第五選擇器的輸入端連接。

其中，第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口即對應(yīng)待計(jì)算數(shù)據(jù)的輸入口，而對應(yīng)的第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口即對應(yīng)利用上述運(yùn)算器件對待計(jì)算數(shù)據(jù)進(jìn)行計(jì)算所得結(jié)果的輸出口。除法器對應(yīng)的除數(shù)及被除數(shù)的確定可以根據(jù)實(shí)際需要進(jìn)行確定，如可以確定第五數(shù)據(jù)輸入口輸入的數(shù)據(jù)為除數(shù)，由此，實(shí)現(xiàn)該除法器對應(yīng)的除法運(yùn)算。通過上述技術(shù)方案，可以實(shí)現(xiàn)如表1所示的實(shí)現(xiàn)9種基本運(yùn)算。具體來說，以運(yùn)算式F＝A*B+C舉例進(jìn)行說明，可以控制第二乘法器的輸入端分別輸入A和B，第五選擇器選取出第二乘法器輸出的數(shù)即A*B，將該數(shù)輸出至第二加法器，并控制第二加法器的另一個輸入端輸入數(shù)據(jù)為C即可實(shí)現(xiàn)；再如將第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口對應(yīng)輸入的待計(jì)算數(shù)據(jù)分別表示為x₀至x₉，第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口對應(yīng)輸出的數(shù)據(jù)分別表示為y₀至y₄，當(dāng)每個選擇器的兩個輸入端按照圖1所示進(jìn)行標(biāo)示，且第三選擇器、第四選擇器、第五選擇器、第一選擇器及第二選擇器選取的輸入分別對應(yīng)110××?xí)r，并行運(yùn)算器可以同時實(shí)現(xiàn)兩個加減法運(yùn)算，即y₃＝x₀+x₇和y₄＝x₈+x₉，當(dāng)每個選擇器的兩個輸入端按照圖1所示進(jìn)行標(biāo)示，且第三選擇器、第四選擇器、第五選擇器、第一選擇器及第二選擇器選取的輸入分別對應(yīng)01101時，并行運(yùn)算器可以同時實(shí)現(xiàn)兩個同行的消去運(yùn)算(有相同運(yùn)算數(shù)據(jù)的除法器運(yùn)算)，即y₃＝x₇+x₁·(x₄/x₃)和y₄＝x₉+x₆·(x₄/x₃)。另外，與現(xiàn)有技術(shù)中相比，利用本申請公開的上述并行運(yùn)算器實(shí)現(xiàn)上述運(yùn)算時，無需依次進(jìn)行每步計(jì)算，而是可以實(shí)現(xiàn)并行運(yùn)算，如當(dāng)實(shí)現(xiàn)F＝A*B+C*D的運(yùn)算時，可以通過兩個乘法器同時分別的實(shí)現(xiàn)A*B及C*D的運(yùn)算，進(jìn)而計(jì)算得到F，從而通過并行運(yùn)算大大提高了運(yùn)算速度。

表1基本運(yùn)算

通過本申請公開的上述并行運(yùn)算器，可以并行執(zhí)行對應(yīng)的加減乘除運(yùn)算，無需像現(xiàn)有技術(shù)中一樣對數(shù)學(xué)表達(dá)式依次進(jìn)行每步計(jì)算，由此，大大提高了運(yùn)算器的運(yùn)算速度；且將該并行運(yùn)算器用于電力系統(tǒng)的仿真過程中時，能夠滿足仿真過程中并行性的要求，有力提升了實(shí)時仿真的計(jì)算能力和仿真規(guī)模。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，還可以包括實(shí)時電壓值輸入口、基準(zhǔn)電壓輸入口、電壓比較器及電壓判決結(jié)果輸出口，其中：

實(shí)時電壓值輸入口與基準(zhǔn)電壓輸入口均與電壓比較器的輸入端連接，電壓比較器的輸出端與電壓判決結(jié)果輸出口連接。

通過上述電壓比較器對基準(zhǔn)電壓輸入口輸入的基準(zhǔn)電壓及實(shí)時電壓值輸入口輸入的實(shí)時電壓值的比對可以得到對應(yīng)的電壓判決結(jié)果，進(jìn)而在實(shí)際應(yīng)用中可以利用該電壓判決結(jié)果對對應(yīng)的設(shè)備進(jìn)行控制操作。如當(dāng)電壓判決結(jié)果為實(shí)時電壓值大于基準(zhǔn)電壓時，控制對應(yīng)的刀閘關(guān)閉，而當(dāng)電壓判決結(jié)果為實(shí)時電壓值小于等于基準(zhǔn)電壓時，控制對應(yīng)的刀閘打開，等。需要說明的是，電壓判決結(jié)果可以用0和1來表示，如電壓判決結(jié)果為1時，表示實(shí)時電壓值小于等于基準(zhǔn)電壓，電壓判決結(jié)果為0時，表示實(shí)時電壓值大于基準(zhǔn)電壓等，當(dāng)然還可以根據(jù)實(shí)際需要進(jìn)行其他設(shè)定，均在本實(shí)用新型的保護(hù)范圍之內(nèi)。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，還可以包括非線性數(shù)據(jù)輸入口、線段基準(zhǔn)輸入口、非線性判決器及線段結(jié)果輸出口，其中：

非線性數(shù)據(jù)輸入口及線段基準(zhǔn)輸入口均與非線性判決器的輸入端連接，非線性判決器基于非線性數(shù)據(jù)輸入口輸入的非線性數(shù)據(jù)與線段基準(zhǔn)輸入口輸入的線段基準(zhǔn)得出非線性數(shù)據(jù)所處線段的線段結(jié)果，將該線段結(jié)果輸出至與非線性判決器連接的線段結(jié)果輸出口。

對于一個非線性曲線可以分為多個線性段，本發(fā)明實(shí)施例中上述非線性數(shù)據(jù)可以為非線性曲線上的任一點(diǎn)對應(yīng)數(shù)據(jù)，通過非線性判決器可以基于線性基準(zhǔn)確定出該數(shù)據(jù)屬于非線性曲線中的哪個線性段，簡稱為線段，進(jìn)而將對應(yīng)的線段結(jié)果進(jìn)行輸出。由此，無需工作人員根據(jù)非線性曲線進(jìn)行人工判決，而是可以通過上述實(shí)施例提供的對應(yīng)器件自動快速的實(shí)現(xiàn)非線性數(shù)據(jù)的判決過程，提高了效率，降低了人工成本。

另外，當(dāng)本發(fā)明實(shí)施例提供的一種并行運(yùn)算器包括實(shí)時電壓值輸入口、基準(zhǔn)電壓輸入口、電壓比較器、電壓判決結(jié)果輸出口、非線性數(shù)據(jù)輸入口、線段基準(zhǔn)輸入口、非線性判決器、線段結(jié)果輸出口、讀數(shù)據(jù)控制電路、寫數(shù)據(jù)控制電路及總控制電路時其結(jié)構(gòu)示意圖可以如圖2所示。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，還可以包括：

由對應(yīng)數(shù)據(jù)存儲器中獲取待計(jì)算數(shù)據(jù)的讀數(shù)據(jù)控制電路；

與讀數(shù)據(jù)控制電路連接，控制待計(jì)算數(shù)據(jù)由第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口進(jìn)行輸入的總控制電路。

在本實(shí)施例中，可以由總控制電路控制讀數(shù)據(jù)控制電路對第一數(shù)據(jù)輸入口至第十?dāng)?shù)據(jù)輸入口進(jìn)行數(shù)據(jù)輸入，具體來說，即為控制各個待計(jì)算數(shù)據(jù)由哪個數(shù)據(jù)輸入口進(jìn)行輸入，從而通過控制待計(jì)算數(shù)據(jù)的輸入，控制不同的待計(jì)算數(shù)據(jù)輸入至不同的運(yùn)算器，進(jìn)而在各運(yùn)算器的工作下實(shí)現(xiàn)與所要計(jì)算的運(yùn)算表達(dá)式的運(yùn)算。簡單來說，總控制電路為按照運(yùn)算表達(dá)式控制待計(jì)算數(shù)據(jù)由不同的數(shù)據(jù)輸入口進(jìn)行輸入的，從而保證了運(yùn)算目的順利實(shí)現(xiàn)。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，總控制電路可以基于對應(yīng)選擇基準(zhǔn)控制與總控制電路分別連接的第一選擇器至第五選擇器工作。

其中，選擇基準(zhǔn)可以根據(jù)實(shí)際需要設(shè)定，存儲在總控制電路中，由此，總控制電路為了保證云端目的的順利實(shí)現(xiàn)，可以控制第一選擇器至第五選擇器的工作，即控制第一選擇器至第五選擇器在輸入的數(shù)據(jù)中選擇哪個輸入端輸入的數(shù)據(jù)，以圖1進(jìn)行說明即為控制每個選擇器輸出其所標(biāo)示的1對應(yīng)的輸入或者0對應(yīng)的輸入作為輸出，從而實(shí)現(xiàn)對應(yīng)的計(jì)算。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，還可以包括：

將由分別與之連接的電壓判決結(jié)果輸出口、線性結(jié)果輸出口、第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口獲取的輸出數(shù)據(jù)寫入對應(yīng)數(shù)據(jù)存儲器的寫數(shù)據(jù)控制電路。

其中，寫數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器與讀數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器可以相同，也可以不同，具體可以根據(jù)實(shí)際需要進(jìn)行設(shè)定，在此不做限定。通過寫數(shù)據(jù)控制電路可以將對應(yīng)數(shù)據(jù)寫入至對應(yīng)的數(shù)據(jù)存儲器中，供工作人員或者其他裝置獲取，一定程度上避免了本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器所得運(yùn)算結(jié)果的丟失，保證了數(shù)據(jù)安全性。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，所述讀數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器包括兩個存儲器組，其中每個存儲器組包括兩個基于該存儲器組對應(yīng)仿真步長采用乒乓操作的交互方法實(shí)現(xiàn)讀取外部數(shù)據(jù)的存儲器；所述寫數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器包括兩個存儲器組，其中每個存儲器組包括兩個基于該存儲器組對應(yīng)仿真步長采用乒乓操作的交互方法實(shí)現(xiàn)向外部數(shù)據(jù)寫入的存儲器。

其中，讀數(shù)據(jù)控制電路對應(yīng)數(shù)據(jù)存儲器的兩個存儲器組中每個存儲器組對應(yīng)不同的仿真步長，寫數(shù)據(jù)控制電路對應(yīng)數(shù)據(jù)存儲器的兩個存儲器組中每個存儲器組也對應(yīng)不同的仿真步長，具體來說，一組讀數(shù)據(jù)控制電路對應(yīng)存儲器組與一組寫數(shù)據(jù)控制電路對應(yīng)存儲器組對應(yīng)一個仿真步長，另一組讀數(shù)據(jù)控制電路對應(yīng)存儲器組和另一組寫數(shù)據(jù)控制電路對應(yīng)存儲器組對應(yīng)另一個仿真步長，具體來說，可以分別對應(yīng)根據(jù)實(shí)際需要設(shè)置的大步長及小步長，且此時在實(shí)現(xiàn)仿真步長的計(jì)算時，優(yōu)先執(zhí)行與小步長對應(yīng)的計(jì)算。這也即在進(jìn)行多速率硬件在環(huán)的實(shí)時仿真時對應(yīng)多速率硬件在環(huán)的實(shí)時仿真中的多速率，而對于存儲器組的使用僅僅需要使用與當(dāng)前仿真步長對應(yīng)的存儲器組實(shí)現(xiàn)數(shù)據(jù)的讀寫即可。

另外，每個存儲器組中包含的存儲器具體可以為RAM或者寄存器等，具體可以根據(jù)實(shí)際需要進(jìn)行設(shè)定。在利用對應(yīng)存儲器組實(shí)現(xiàn)數(shù)據(jù)的讀取及寫入時，可以采用乒乓操作的交互方法實(shí)現(xiàn)，以任一存儲器組實(shí)現(xiàn)數(shù)據(jù)讀取進(jìn)行具體說明，在仿真數(shù)據(jù)讀取結(jié)點(diǎn)由該存儲器組中一個存儲器(稱為第一存儲器)讀取外部數(shù)據(jù)并存儲，當(dāng)?shù)竭_(dá)下一仿真數(shù)據(jù)讀取結(jié)點(diǎn)時，將第一存儲器中的數(shù)據(jù)作為待計(jì)算數(shù)據(jù)發(fā)送至讀數(shù)據(jù)控制電路，并由另一個存儲器(稱為第二存儲器)讀取外部數(shù)據(jù)并存儲，以此類推。上述乒乓操作的交互方法能夠保證仿真過程中計(jì)算的準(zhǔn)確性。另外，本實(shí)用新型實(shí)施例提供的上述計(jì)算方案中還可以實(shí)現(xiàn)數(shù)據(jù)在并行運(yùn)算器內(nèi)部的傳輸，即由讀數(shù)據(jù)控制電路將讀取的數(shù)據(jù)通過傳輸入口輸入，該傳輸入口與對應(yīng)的傳輸出口連接，傳輸出口將該數(shù)據(jù)通過寫數(shù)據(jù)控制電路寫入對應(yīng)的數(shù)據(jù)存儲器，從而實(shí)現(xiàn)數(shù)據(jù)在并行運(yùn)算器內(nèi)部的無計(jì)算傳輸。

本實(shí)用新型實(shí)施例提供的一種并行運(yùn)算器，還可以包括：

將由分別與之連接的電壓判決結(jié)果輸出口、線性結(jié)果輸出口、第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口獲取的輸出數(shù)據(jù)進(jìn)行顯示的顯示器。

顯示器分別與電壓判決結(jié)果輸出口、線性結(jié)果輸出口、第一數(shù)據(jù)輸出口至第五數(shù)據(jù)輸出口連接，獲取上述各個輸出口輸出的數(shù)據(jù)后，可以將其進(jìn)行顯示，由此，能夠使得工作人員能夠及時獲知并行運(yùn)算器的運(yùn)算情況，以實(shí)現(xiàn)對應(yīng)操作。

本發(fā)明實(shí)施例還提供了一種并行運(yùn)算系統(tǒng)，應(yīng)用于多速率硬件在環(huán)的實(shí)時仿真，如圖3所示為并行運(yùn)算系統(tǒng)包含三個并行運(yùn)算器(即并行運(yùn)算器1、并行運(yùn)算器2及并行運(yùn)算器3)時的結(jié)構(gòu)示意圖，圖中讀數(shù)據(jù)控制電路與寫數(shù)據(jù)控制電路對應(yīng)的數(shù)據(jù)存儲器均只包括一組存儲器組且均利用RAM實(shí)現(xiàn)，其中，RAM1和RAM2為并行運(yùn)算器1的讀數(shù)據(jù)控制電路對應(yīng)存儲器組，RAM3和RAM4為并行運(yùn)算器1的寫數(shù)據(jù)控制電路對應(yīng)存儲器組，RAM5和RAM6為并行運(yùn)算器2的讀數(shù)據(jù)控制電路對應(yīng)存儲器組，RAM7和RAM8為并行運(yùn)算器2的寫數(shù)據(jù)控制電路對應(yīng)存儲器組，RAM9和RAM10為并行運(yùn)算器3的讀數(shù)據(jù)控制電路對應(yīng)存儲器組，RAM11和RAM12為并行運(yùn)算器3的寫數(shù)據(jù)控制電路對應(yīng)存儲器組。該并行運(yùn)算系統(tǒng)可以包括多個如上任一項(xiàng)所述的并行運(yùn)算器，其中，每兩個所述并行運(yùn)算器之間通過四口寄存器組共享的方式實(shí)現(xiàn)通訊連接。

其中四口寄存器組共享方式中每個四口寄存器組可以包括16個寄存器，每個寄存器可以為64位，相對于傳統(tǒng)IP核的雙口RAM，本申請中采用的四口寄存器組共享通訊方式加大了數(shù)據(jù)傳輸流量。當(dāng)然對于寄存器的選取也可以根據(jù)實(shí)際需要進(jìn)行其他設(shè)置，均在本發(fā)明的保護(hù)范圍之內(nèi)。另外為了實(shí)現(xiàn)多速率仿真計(jì)算，可使不同運(yùn)算器采用不同的步長與對應(yīng)數(shù)據(jù)存儲器或者其他外部設(shè)備進(jìn)行通信。且，在不同并行運(yùn)算器與實(shí)現(xiàn)與其他并行運(yùn)算器之間的數(shù)據(jù)交互時可以通過其包含的讀數(shù)據(jù)控制電路及寫數(shù)據(jù)控制電路實(shí)現(xiàn)。與上述并行運(yùn)算器相對應(yīng)，該并行運(yùn)算系統(tǒng)也具有并行運(yùn)算器具有的上述優(yōu)點(diǎn)，同時還能夠?qū)崿F(xiàn)不同并行運(yùn)算器之間的數(shù)據(jù)共享，進(jìn)而加大了數(shù)據(jù)傳輸流量。

對所公開的實(shí)施例的上述說明，使本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)或使用本實(shí)用新型。對這些實(shí)施例的多種修改對本領(lǐng)域技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實(shí)用新型的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本實(shí)用新型將不會被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。