緊縮數(shù)據(jù)元素?cái)喽ㄌ幚砥?、方法、系統(tǒng)和指令的制作方法
【技術(shù)領(lǐng)域】
[0001] 概括地說，本文所描述的實(shí)施例涉及處理器。更具體地說，本文所描述的實(shí)施例一 般涉及能夠處理緊縮數(shù)據(jù)（packeddata)的處理器。
【背景技術(shù)】
[0002] 許多處理器具有單指令多數(shù)據(jù)（S頂D)架構(gòu)。在S頂D架構(gòu)中，替代僅對(duì)一個(gè)數(shù)據(jù) 元素或一對(duì)數(shù)據(jù)元素進(jìn)行操作的標(biāo)量指令，緊縮數(shù)據(jù)指令、矢量指令或SIMD指令可以對(duì)多 個(gè)數(shù)據(jù)元素或多對(duì)數(shù)據(jù)元素并發(fā)地（例如，并行）進(jìn)行操作。所述處理器可以具有并行執(zhí) 行硬件，其響應(yīng)于緊縮數(shù)據(jù)指令，用于對(duì)多個(gè)數(shù)據(jù)元素并發(fā)地（例如，并行）執(zhí)行多個(gè)操作。
[0003] 在SMD架構(gòu)中，可以將多個(gè)數(shù)據(jù)元素緊縮在一個(gè)寄存器或存儲(chǔ)器單元內(nèi)，作為緊 縮數(shù)據(jù)或矢量數(shù)據(jù)。在緊縮數(shù)據(jù)中，可以邏輯地將寄存器或其他存儲(chǔ)單元的位劃分為多個(gè) 數(shù)據(jù)元素的序列。每個(gè)數(shù)據(jù)元素可以表示在寄存器或其他存儲(chǔ)單元中與其他通常具有相同 尺寸的數(shù)據(jù)元素一起存儲(chǔ)的單獨(dú)數(shù)據(jù)片。例如，128位寬寄存器可以具有兩個(gè)64位寬的緊 縮數(shù)據(jù)元素、四個(gè)32位寬的緊縮數(shù)據(jù)元素、八個(gè)16位寬的緊縮數(shù)據(jù)元素、或十六個(gè)8位寬 的緊縮數(shù)據(jù)元素。每個(gè)所述的緊縮數(shù)據(jù)元素通常表示分開的單獨(dú)數(shù)據(jù)片（例如，像素顏色、 圖形坐標(biāo)等），其可以與其他的分開地進(jìn)行操作。
[0004] 代表性地，一種類型的緊縮數(shù)據(jù)指令、矢量指令或SMD指令（例如，緊縮加法指 令）可以指定：對(duì)來自于兩個(gè)源緊縮數(shù)據(jù)操作數(shù)的所有對(duì)應(yīng)的數(shù)據(jù)元素對(duì)，以垂直方式執(zhí) 行單個(gè)緊縮數(shù)據(jù)操作（例如，加法），以產(chǎn)生目的或結(jié)果緊縮數(shù)據(jù)。源緊縮數(shù)據(jù)操作數(shù)可以 是相同的尺寸，可以包含相同寬度的數(shù)據(jù)元素，因此可以每個(gè)包含相同數(shù)量的數(shù)據(jù)元素。在 兩個(gè)源緊縮數(shù)據(jù)操作數(shù)中的相同的位位置中的源數(shù)據(jù)元素可以表示對(duì)應(yīng)的數(shù)據(jù)元素對(duì)?？?以對(duì)這些對(duì)應(yīng)的源數(shù)據(jù)元素對(duì)中的每一對(duì)分開地或基本上獨(dú)立地執(zhí)行緊縮數(shù)據(jù)操作，以產(chǎn) 生匹配數(shù)量的結(jié)果數(shù)據(jù)元素，因此每對(duì)對(duì)應(yīng)的源數(shù)據(jù)元素可以具有對(duì)應(yīng)的結(jié)果數(shù)據(jù)元素。 典型地，這樣的指令的結(jié)果數(shù)據(jù)元素按照相同的順序，并且它們通常具有相同的尺寸。
[0005] 除這種示例性類型的緊縮數(shù)據(jù)指令之外，還有各種其他類型的緊縮數(shù)據(jù)指令。例 如，有一些僅具有一個(gè)源緊縮數(shù)據(jù)操作數(shù)的。例如，緊縮數(shù)據(jù)移位指令可以獨(dú)立地移動(dòng)單個(gè) 源緊縮數(shù)據(jù)的每個(gè)數(shù)據(jù)元素以產(chǎn)生結(jié)果緊縮數(shù)據(jù)。其他緊縮數(shù)據(jù)指令可以對(duì)兩個(gè)以上的源 緊縮數(shù)據(jù)操作數(shù)進(jìn)行操作。此外，其他緊縮數(shù)據(jù)指令可以對(duì)在相同的緊縮數(shù)據(jù)操作數(shù)中的 數(shù)據(jù)元素（例如，對(duì)在兩個(gè)源緊縮數(shù)據(jù)操作數(shù)之間的對(duì)應(yīng)的數(shù)據(jù)元素）以水平方式代替以 垂直方式進(jìn)行操作。盡管如此，其他緊縮數(shù)據(jù)指令可以產(chǎn)生不同尺寸的結(jié)果緊縮數(shù)據(jù)操作 數(shù)，其具有不同尺寸的數(shù)據(jù)元素、和/或具有不同的數(shù)據(jù)元素順序。
【附圖說明】
[0006] 通過參考用于說明實(shí)施例的以下描述和附圖，可以最好地理解本發(fā)明。在附圖 中：
[0007] 圖1是處理器的實(shí)施例的框圖。
[0008] 圖2是處理器的另一個(gè)實(shí)施例的框圖。
[0009] 圖3是采取合并的經(jīng)掩碼的緊縮數(shù)據(jù)操作的示例實(shí)施例的框圖。
[0010] 圖4是采取歸零的經(jīng)掩碼的緊縮數(shù)據(jù)操作的示例實(shí)施例的框圖。
[0011] 圖5是處理經(jīng)掩碼的緊縮數(shù)據(jù)指令的實(shí)施例的方法的實(shí)施例的流程框圖。
[0012] 圖6是示出緊縮數(shù)據(jù)操作掩碼位的數(shù)量依賴于緊縮數(shù)據(jù)寬度和緊縮數(shù)據(jù)元素寬 度的表格。
[0013] 圖7是一組合適的緊縮數(shù)據(jù)操作掩碼寄存器的示例實(shí)施例的框圖。
[0014] 圖8是示出緊縮數(shù)據(jù)操作掩碼寄存器的實(shí)施例，并且示出緊縮數(shù)據(jù)操作掩碼位的 數(shù)量依賴于緊縮數(shù)據(jù)寬度和數(shù)據(jù)元素寬度的圖。
[0015] 圖9是示出了實(shí)施例的框圖，其中，可以邏輯地將相同的物理寄存器看作緊縮數(shù) 據(jù)寄存器或緊縮數(shù)據(jù)操作掩碼寄存器，和/或作為緊縮數(shù)據(jù)寄存器或緊縮數(shù)據(jù)操作掩碼寄 存器來進(jìn)行訪問。
[0016] 圖10是示出了實(shí)施例的框圖，其中，可以邏輯地將相同的物理寄存器看作緊縮數(shù) 據(jù)寄存器或存儲(chǔ)有多個(gè)緊縮數(shù)據(jù)操作掩碼的緊縮數(shù)據(jù)操作掩碼寄存器，和/或作為緊縮數(shù) 據(jù)寄存器或存儲(chǔ)有多個(gè)緊縮數(shù)據(jù)操作掩碼的緊縮數(shù)據(jù)操作掩碼寄存器來進(jìn)行訪問。
[0017] 圖11是示出了實(shí)施例的框圖，其中，緊縮數(shù)據(jù)操作掩碼的位被分布在緊縮數(shù)據(jù)的 數(shù)據(jù)元素中。
[0018] 圖12是示出了實(shí)施例的框圖，其中，具有分布在緊縮數(shù)據(jù)的數(shù)據(jù)元素中的緊縮數(shù) 據(jù)操作掩碼位的一組寄存器可以從不同的視圖中被看作存儲(chǔ)有兩個(gè)或多個(gè)較小的掩碼或 單個(gè)較大的掩碼，或作為存儲(chǔ)有兩個(gè)或多個(gè)較小的掩碼或單個(gè)較大的掩碼來進(jìn)行訪問。
[0019] 圖13A是示出根據(jù)本發(fā)明的實(shí)施例的示例性有序（in-order)流水線和示例性寄 存器重命名無序（out-of-order)發(fā)布/執(zhí)行流水線的方框圖。
[0020] 圖13B是示出根據(jù)本發(fā)明的實(shí)施例的被包括在處理器中的有序架構(gòu)核心和示例 性寄存器重命名無序發(fā)布/執(zhí)行架構(gòu)核心的示例性實(shí)施例的方框圖。
[0021] 圖14A是根據(jù)本發(fā)明的實(shí)施例的單處理器核心連同它到管芯上互連網(wǎng)絡(luò)的連接 及它的2級(jí)（L2)高速緩存的本地子集的方框圖。
[0022] 圖14B是根據(jù)本發(fā)明的實(shí)施例的在圖14A中的處理器核心的部分的展開圖。
[0023] 圖15是根據(jù)本發(fā)明的實(shí)施例的可具有多于一個(gè)核心、可具有集成存儲(chǔ)器控制器 以及可具有集成圖形的處理器的方框圖。
[0024] 圖16示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的方框圖。
[0025] 圖17示出根據(jù)本發(fā)明的實(shí)施例的第一更具體的示例性系統(tǒng)的方框圖。
[0026] 圖18示出根據(jù)本發(fā)明的實(shí)施例的第二更具體的示例性系統(tǒng)的方框圖。
[0027] 圖19示出根據(jù)本發(fā)明的實(shí)施例的SoC的方框圖。
[0028] 圖20是根據(jù)本發(fā)明的實(shí)施例的對(duì)照將源指令集中的二進(jìn)制指令轉(zhuǎn)換成目標(biāo)指令 集中的二進(jìn)制指令的軟件指令轉(zhuǎn)換器的使用的方框圖。
【具體實(shí)施方式】
[0029] 本文中公開的是對(duì)緊縮數(shù)據(jù)元素進(jìn)行斷定（predicate)或掩碼操作的方法。在下 面的描述中，闡述了許多具體的細(xì)節(jié)（例如，實(shí)現(xiàn)掩碼的具體方式、具體的掩碼長度、數(shù)據(jù) 格式、處理器配置、微架構(gòu)細(xì)節(jié)、操作序列等）。然而，可以不通過這些具體的細(xì)節(jié)來實(shí)施實(shí) 施例。在其他實(shí)例中，未詳細(xì)示出公知的電路、結(jié)構(gòu)以及技術(shù)，以免模糊對(duì)本描述的理解。
[0030] 圖1是處理器100的實(shí)施例的框圖。該處理器表示可操作用于處理指令的指令處 理裝置。在一些實(shí)施例中，所述處理器可以是通用處理器（例如，在臺(tái)式、膝上型等計(jì)算機(jī) 中經(jīng)常被用作中央處理單元（CPU)的類型的通用微處理器）。替代地，所述處理器可以是 專用處理器。合適的專用處理器的示例包括但不限于：網(wǎng)絡(luò)處理器、通信處理器、加密處理 器、圖形處理器、協(xié)處理器、嵌入式處理器、數(shù)字信號(hào)處理器（DSP)和控制器（例如，微控制 器），此處僅是列舉數(shù)例。所述處理器可以是各種復(fù)雜指令集計(jì)算（CISC)處理器、各種精簡 指令集計(jì)算（RISC)處理器、各種超長指令字（VLIW)處理器、其各種混合、或完全其他類型 的處理器中的任何處理器。在一些實(shí)施例中，所述處理器可以表示能夠利用緊縮數(shù)據(jù)操作 的斷定或掩碼的RISC處理器。
[0031] 所述處理器具有指令集102。指令集的指令表示宏指令、匯編語言指令或被提供給 處理器以供執(zhí)行的機(jī)器級(jí)指令，與從所述指令集的指令解碼或轉(zhuǎn)換的微指令、微操作或其 他指令或控制信號(hào)相對(duì)。在一些實(shí)施例中（例如，如在某些RISC處理器的情況下），所述指 令可以具有基本上固定的指令長度（例如，所有或至少大部分的指令可以是32位或其他一 些長度），與具有可變指令長度相對(duì)。
[0032] 如圖所示，在一些實(shí)施例中，所述指令集可以可選地包括一個(gè)或多個(gè)未經(jīng)掩碼的 緊縮數(shù)據(jù)指令106,用于一個(gè)或多個(gè)給定的未經(jīng)掩碼的緊縮數(shù)據(jù)操作。如圖所示，所述指令 集還包括一個(gè)或多個(gè)經(jīng)掩碼的緊縮數(shù)據(jù)指令104,用于一個(gè)或多個(gè)給定的經(jīng)掩碼的緊縮數(shù) 據(jù)操作。合適的經(jīng)掩碼和未經(jīng)掩碼的緊縮數(shù)據(jù)指令/操作的一些說明性示例包括但不限 于：經(jīng)掩碼和未經(jīng)掩碼的緊縮加法指令/操作、經(jīng)掩碼和未經(jīng)掩碼的緊縮減法指令/操作、 經(jīng)掩碼和未經(jīng)掩碼的緊縮乘法指令/操作、經(jīng)掩碼和未經(jīng)掩碼的緊縮移位指令/操作、經(jīng)掩 碼和未經(jīng)掩碼的緊縮循環(huán)指令/操作、經(jīng)掩碼和未經(jīng)掩碼的緊縮比較指令/操作、經(jīng)掩碼和 未經(jīng)掩碼的緊縮邏輯或指令/操作、經(jīng)掩碼和未經(jīng)掩碼的緊縮邏輯與指令/操作、經(jīng)掩碼和 未經(jīng)掩碼的緊縮倒數(shù)指令/操作、經(jīng)掩碼和未經(jīng)掩碼的緊縮平均數(shù)指令/操作以及本領(lǐng)域 公知的其他經(jīng)掩碼和未經(jīng)掩碼的緊縮算術(shù)和/或邏輯指令/操作。
[0033] 所述處理器還包括一組緊縮數(shù)據(jù)寄存器108。緊縮數(shù)據(jù)寄存器通常表示管芯上的 處理器的存儲(chǔ)單元，每個(gè)可操作用于存儲(chǔ)緊縮數(shù)據(jù)、矢量數(shù)據(jù)或SB?數(shù)據(jù)。緊縮數(shù)據(jù)寄存 器可以表示對(duì)軟件和/或程序員可見的寄存器，和/或由所述指令集的指令指定以標(biāo)識(shí)操 作數(shù)（例如，源和目的操作數(shù)）的寄存器。所述寄存器可以使用公知技術(shù)以不同方式在不 同的微架構(gòu)中實(shí)現(xiàn)，并且不限于任何特定類型的電路。寄存器的合適類型的示例包括但不 限于：專用物理寄存器、使用寄存器重命名的動(dòng)態(tài)分配的物理寄存器以及它們的組合。
[0034] 在一些實(shí)施例中，所述處理器可以可選地具有一組一個(gè)或多個(gè)在緊縮數(shù)據(jù)寄存器 108上實(shí)現(xiàn)的緊縮數(shù)據(jù)操作掩碼寄存器 110,盡管這不是必需的。在一些實(shí)施例中，所述處 理器可以可選地具有一組一個(gè)或多個(gè)與所述緊縮數(shù)據(jù)寄存器108分開的分開專用緊縮數(shù) 據(jù)操作掩碼寄存器112。緊縮數(shù)據(jù)操作掩碼寄存器110和/或緊縮數(shù)據(jù)操作掩碼寄存器112 可以被用來存儲(chǔ)緊縮數(shù)據(jù)操作掩碼。通過示例的方式，所述經(jīng)掩碼的緊縮數(shù)據(jù)指令可以具 有一個(gè)或多個(gè)位來指定緊縮數(shù)據(jù)操作掩碼，例如，緊縮數(shù)據(jù)操作掩碼寄存器112或緊縮數(shù) 據(jù)寄存器108。本文中緊縮數(shù)據(jù)操作掩碼也可以被稱作斷定掩碼，或簡單地稱作掩碼。
[0035] 所述處理器還包括一個(gè)或多個(gè)執(zhí)行單元114。所述一個(gè)或多個(gè)執(zhí)行單元可操作用 于執(zhí)行或處理所述指令集102的指令（例如，經(jīng)掩碼的緊縮數(shù)據(jù)指令104)。在一些實(shí)施例 中，執(zhí)行單元可以包括特定的邏輯（例如，特定的集成電路或可能與固件結(jié)合的其他硬件） 來執(zhí)行或處理指令。
[0036] 在一些實(shí)施例中，所述處理器可以具有不同的模式，其中掩碼用于或不用于緊縮 數(shù)據(jù)指令/操作，盡管這不是必需的。例如，所述處理器可以具有第一模式，其中處理器不 使用緊縮數(shù)據(jù)操作掩碼，以及第二模式，其中處理器使用緊縮數(shù)據(jù)操作掩碼。通過示例的方 式，未經(jīng)掩碼的緊縮數(shù)據(jù)指令可以被取出、解碼和執(zhí)行，以在所述第一模式中不使用掩碼或 緊縮數(shù)據(jù)操作掩碼來執(zhí)行未經(jīng)掩碼的緊縮數(shù)據(jù)操作。與此相反，經(jīng)掩碼的緊縮數(shù)據(jù)指令可 以被取出、解碼和執(zhí)行，以在所述第二模式中使用緊縮數(shù)據(jù)操作掩碼和掩碼來執(zhí)行經(jīng)掩碼 的緊縮數(shù)據(jù)操作。所述第一和第二模式可以由所述處理器的寄存器中的一個(gè)或多個(gè)位來指 示（例如，控制寄存器、配置寄存器等）。這種不同模式的使用可以有助于在RISC處理器、 使用基本上固定指令長度的處理器（例如，從大多數(shù)到幾乎所有的指令具有相同的指令長 度，例如32位）、具有有限操作碼空間的處理器等中提供優(yōu)勢。通常，在這樣的處理器中，可 用的操作碼數(shù)量不足以支持給定的緊縮數(shù)據(jù)操作的未經(jīng)掩碼的和經(jīng)掩碼的版本。通過為經(jīng) 掩碼的緊縮數(shù)據(jù)操作提供不同的模式，可以包括額外的指令來執(zhí)行經(jīng)掩碼的緊縮數(shù)據(jù)操作 而無需必然增加操作碼的長度。其他實(shí)施例并不限于使用這樣的模式。
[0037] 圖2是處理器200的另一個(gè)實(shí)施例的框圖。如之前，所述處理器可以表示通用處 理器或?qū)Ｓ锰幚砥?，并且可以是各種RISC、CISC、VLIW、混合或其他類型的處理器中的任一 處理器。上面針對(duì)圖1的處理器提到的任何細(xì)節(jié)和可選的細(xì)節(jié)也可以可選地應(yīng)用于圖2的 處理器。
[0038] 所述處理器200可以接收經(jīng)掩碼的緊縮數(shù)據(jù)指令204。例如，可以從指令取出單 元、指令隊(duì)列等接收所述指令。所述經(jīng)掩碼的緊縮數(shù)據(jù)指令可以表示機(jī)器代碼指令、匯編語 言指令、宏指令或處理器的指令集的控制信號(hào)。任何前面提到的類型的經(jīng)掩碼的緊縮數(shù)據(jù) 指令，以及其他類型的經(jīng)掩碼的緊縮數(shù)據(jù)指令，是合適的。
[0039] 所示出的處理器包括指令解碼單元216。指令解碼單元也可以被稱作解碼單元或 解碼器。解碼單元可以接收和解碼相對(duì)較高級(jí)別的指令（例如，宏指令、機(jī)器代碼指令、匯 編語言指令等），并且輸出一個(gè)或多個(gè)相對(duì)較低級(jí)別的指令或控制信號(hào)（例如，微指令、微 操作、微代碼入口點(diǎn)等），其反映、表示較高級(jí)別的指令，和/或從較高級(jí)別的指令導(dǎo)出。所 述一個(gè)或多個(gè)較低級(jí)別的指令或控制信號(hào)可以通過一個(gè)或多個(gè)較低級(jí)別的（例如，電路級(jí) 或硬件級(jí)）的操作實(shí)現(xiàn)更高級(jí)別的指令?？梢允褂酶鞣N不同的機(jī)制來實(shí)現(xiàn)解碼單元，包括 但不限于：微碼只讀存儲(chǔ)器（R0M)、查找表、硬件實(shí)現(xiàn)、可編程邏輯陣列（PLA)，以及本領(lǐng)域 公知的用于實(shí)現(xiàn)解碼單元的其他機(jī)制。
[0040] 在其他實(shí)施例中，可以使用指令模擬器、翻譯器、變形器、解釋器或其他指令轉(zhuǎn)換 邏輯。各種不同類型的指令轉(zhuǎn)換邏輯是本領(lǐng)域的公知技術(shù)，并且可以以軟件、硬件、固件、或 其組合來實(shí)現(xiàn)。所述指令轉(zhuǎn)換邏輯可以模擬、翻譯、變形、解釋、或以其他方式將指令轉(zhuǎn)換成 一個(gè)或多個(gè)對(duì)應(yīng)的導(dǎo)出的指令或控制信號(hào)。在一些實(shí)施例中，可以使用指令轉(zhuǎn)換邏輯和解 碼單元。例如，指令轉(zhuǎn)換邏輯可以將指令轉(zhuǎn)換成一個(gè)或多個(gè)中間指令，并且解碼單元可以將 所述一個(gè)或多個(gè)中間指令解碼成處理器的集成電路可執(zhí)行的一個(gè)或多個(gè)較低級(jí)別的指令 或控制信號(hào)。所述指令轉(zhuǎn)換邏輯可以位于處理器外部（例如，在分開的管芯上或在存儲(chǔ)器 中）、在處理器上或在它們的組合上。
[0041] 所述處理器還包括一組緊縮數(shù)據(jù)寄存器208。這些緊縮數(shù)據(jù)寄存器可以類似于上 面所描述的緊縮數(shù)據(jù)寄存器108。所述經(jīng)掩碼的緊縮數(shù)據(jù)指令204可以顯式地指定（例 如，通過一個(gè)或多個(gè)字段或一組位）、或以其他方式指示（例如，隱式指示）第一源緊縮數(shù) 據(jù)（例如，第一源緊縮數(shù)據(jù)寄存器218)。根據(jù)指令的類型，所述經(jīng)掩碼的緊縮數(shù)據(jù)指令可 以可選地顯式地指定或以其他方式指示第二源緊縮數(shù)據(jù)（例如，第二源緊縮數(shù)據(jù)寄存器 220)。在一些情況下，經(jīng)掩碼的緊縮數(shù)據(jù)可以可選地指定或以其他方式指示目的緊縮數(shù)據(jù) (例如，目的緊縮數(shù)據(jù)寄存器222)。在其他實(shí)施例中，可以將一個(gè)或多個(gè)這些緊縮數(shù)據(jù)操作 數(shù)存儲(chǔ)在存儲(chǔ)器單眼中或其他存儲(chǔ)單元中。此外，在其他實(shí)施例中，可以復(fù)用一個(gè)源緊縮數(shù) 據(jù)存儲(chǔ)單元作為目的緊縮數(shù)據(jù)存儲(chǔ)單元。
[0042] 在一些實(shí)施例中，經(jīng)掩碼的緊縮數(shù)據(jù)指令還可以指定或以其他方式指示源緊縮數(shù) 據(jù)操作掩碼212 (例如，源緊縮數(shù)據(jù)操作掩碼寄存器）。在所示出的實(shí)施例中，源緊縮數(shù)據(jù)操 作掩碼212可以表示與緊縮數(shù)據(jù)寄存器208分開的寄存器。在另一個(gè)實(shí)施例中，源緊縮數(shù) 據(jù)操作掩碼可以在緊縮數(shù)據(jù)寄存器208上實(shí)現(xiàn)。
[0043] 再次參考圖2,執(zhí)行單元214耦合于解碼單元216,耦合于緊縮數(shù)據(jù)寄存器208,并 且耦合于源緊縮數(shù)據(jù)操作掩碼212。在一些實(shí)施例中，執(zhí)行單元可以包括算術(shù)單元、算術(shù)邏 輯單元、功能單元、用于接收解碼指令和執(zhí)行操作的單元等。執(zhí)行單元響應(yīng)于經(jīng)掩碼的緊縮 數(shù)據(jù)指令204和/或作為該指令的結(jié)果（例如，響應(yīng)于一個(gè)或多個(gè)經(jīng)過解碼或以其