用于擴展外圍組件互連高速結(jié)構(gòu)的系統(tǒng)和方法
【專利說明】用于擴展外圍組件互連高速結(jié)構(gòu)的系統(tǒng)和方法
[0001]交叉申請
[0002]本發(fā)明要求2013年6月28日遞交的發(fā)明名稱為“用于擴展外圍組件互連高速結(jié)構(gòu)的系統(tǒng)和方法(System and Method for Extended Peripheral ComponentInterconnect Express Fabrics) ”的美國非臨時申請案第13/931，640號的在先申請優(yōu)先權(quán)，該在先申請的內(nèi)容以引入的方式并入本文本中。
技術(shù)領(lǐng)域
[0003]本發(fā)明大體上涉及計算行業(yè)；且更確切地說涉及用于擴展外圍組件互連高速(extending peripheral component interconnect express，PCIe)結(jié)構(gòu)的系統(tǒng)、方法、計算機程序產(chǎn)品和設(shè)備。
【背景技術(shù)】
[0004]外圍組件互連高速(Peripheralcomponent interconnect express，PCIe)是廣泛用于將各種硬件裝置(例如，存儲裝置、網(wǎng)卡、聲卡及類似者)附接到主中央處理單元(host central processing unit, CPU)的高速串行計算機擴展總線標(biāo)準(zhǔn)。因為主CPU存儲器配置可以是設(shè)備商自定義的，所以PCIe提供用于將各種裝置連接到CPU的輸入/輸出(1/0)標(biāo)準(zhǔn)。PCIe允許在較舊的總線標(biāo)準(zhǔn)(例如，PCI和PCI擴展)上的多種改進(jìn)。例如，PCIe大體上允許更高的最大系統(tǒng)總線吞吐量、更低的1/0針計數(shù)、更小的總線覆蓋面積、本機熱插拔功能性以及其它優(yōu)點。
[0005]PCIe總線標(biāo)準(zhǔn)的問題是每個PCIe結(jié)構(gòu)受到有限量的資源限制。例如，每個PCIe結(jié)構(gòu)的32位地址存儲空間大小可能不超出4GB，且每個結(jié)構(gòu)可能僅具有最大256個總線號。因為PCIe對點到點串行連接操作，這些局限性直接設(shè)定了可以附接到PCIe結(jié)構(gòu)的節(jié)點(即，裝置)的最大數(shù)目的上限。也就是說，各種裝置的總線號可以不重疊，且每個附接的裝置需要唯一總線號的集合以進(jìn)行工作。在PCIe結(jié)構(gòu)中的各種總線號可以經(jīng)預(yù)留用于特定用途(例如，作為PCIe交換機的內(nèi)部總線號、熱插拔功能性或類似者)，從而進(jìn)一步限制可用總線號的數(shù)目。
[0006]此外，出現(xiàn)在附接到PCIe結(jié)構(gòu)的任何組件處的故障都可能影響附接到所述故障組件的任何其它下游或上游組件。隨著附接到PCIe結(jié)構(gòu)的組件和軟件驅(qū)動程序的數(shù)目增加，故障處理變得更加困難且任何故障的傳播都可能導(dǎo)致整個系統(tǒng)的崩潰。

【發(fā)明內(nèi)容】

[0007]通過提供擴展外圍組件互連高速結(jié)構(gòu)的本發(fā)明的優(yōu)選實施例，大體上解決或規(guī)避了這些和其它問題，且大體上實現(xiàn)了技術(shù)優(yōu)點。
[0008]根據(jù)一個實例實施例，外圍組件互連高速拓?fù)浒鳈CPCIe結(jié)構(gòu)，所述主機PCIe結(jié)構(gòu)包括主根復(fù)合體。主機PCIe結(jié)構(gòu)包含在主中央處理單元(central processingunit，CPU)上的總線號的第一集合和第一存儲器映射輸入/輸出(memory mapped input/output,MM1)空間。此外，提供擴展PCIe結(jié)構(gòu)，所述擴展PCIe結(jié)構(gòu)包含根復(fù)合體端點(rootcomplex endpoint，RCEP)作為主機PCIe結(jié)構(gòu)的端點的部分。所述擴展PCIe結(jié)構(gòu)還包含對應(yīng)地與總線號的第一集合和第一 MM10空間不同的總線號的第二集合和第二 MM10空間。
[0009]根據(jù)另一實例實施例，外圍組件互連高速(PCIe)拓?fù)浒瑪U展PCIe結(jié)構(gòu)。擴展PCIe結(jié)構(gòu)包含根復(fù)合體端點(root complex end point，RCEP)。RCEP被配置成第一層PCIe結(jié)構(gòu)的端點的部分。另外，擴展PCIe結(jié)構(gòu)包括存儲器映射輸入/輸出(memory mappedinput/output，MM10)空間和總線號的集合。
[0010]根據(jù)又一實例實施例，用于連接外圍設(shè)備的方法包含提供托管擴展外圍組件互連高速(peripheral component interconnect express，PCIe)結(jié)構(gòu)的根復(fù)合體端點(rootcomplex endpoint，RCEP)作為主機PCIe結(jié)構(gòu)的端點的部分。擴展PCIe結(jié)構(gòu)具有與主機PCIe結(jié)構(gòu)的第二麗10空間不同的第一麗10空間。所述方法進(jìn)一步包括將第一麗10空間映射到第二麗10空間。
【附圖說明】
[0011]為了更完整地理解本發(fā)明及其優(yōu)點，現(xiàn)在參考下文結(jié)合附圖進(jìn)行的描述，其中:
[0012]圖1是根據(jù)各種實例實施例的外圍組件互連高速(peripheral componentinterconnect express, PCIe)結(jié)構(gòu)的框圖；
[0013]圖2A和2B是根據(jù)各種實例實施例的擴展結(jié)構(gòu)的PCIe配置空間映射和尋址的框圖；
[0014]圖3A和3B是根據(jù)各種實例實施例的擴展結(jié)構(gòu)的32位存儲空間映射和尋址的框圖；
[0015]圖4A和4B是根據(jù)各種實例實施例的擴展結(jié)構(gòu)的64位存儲空間映射和尋址的框圖；以及
[0016]圖5是根據(jù)各種實例實施例的具有PCIe結(jié)構(gòu)的計算系統(tǒng)的系統(tǒng)圖。
【具體實施方式】
[0017]下文更詳細(xì)地論述覆蓋所涵蓋的創(chuàng)新的各種方面的實例實施例。然而，應(yīng)了解，本發(fā)明提供可在各種具體上下文中體現(xiàn)的許多適用的獨一無二和新穎的概念。因此，本文中所論述的具體實施例僅說明用于實現(xiàn)、使用和實施本發(fā)明的各種方面的具體方式，且除非另外要求，否則未必限制本發(fā)明的范圍。
[0018]以下各種示例性實施例在具體背景中描述，所述具體背景即，外圍組件互連高速(peripheral component interconnect express，PCIe)總線標(biāo)準(zhǔn)結(jié)構(gòu)。然而，如應(yīng)了解，此類實例實施例還可以擴展其它結(jié)構(gòu)(例如，具有資源限制的倒置樹拓?fù)?。
[0019]如本文中所描述，根復(fù)合體是充當(dāng)PCIe結(jié)構(gòu)和主中央處理單元(host centralprocessing unit,CPU)之間的橋的硬件結(jié)構(gòu)。根復(fù)合體可以整合為CPU的部分。例如，圖5圖示根復(fù)合體502作為CPU 500的部分。根復(fù)合體管理且轉(zhuǎn)發(fā)在CPU和連接到相同PCIe結(jié)構(gòu)(例如，PCIe結(jié)構(gòu)504)的裝置(例如，裝置506和508)之間的各種請求。根復(fù)合體還將各種所連接的裝置(包含裝置存儲位置，例如寄存器和存儲位置)映射到PCIe存儲空間上。這些類型的映射和存儲空間被稱為存儲器映射輸入/輸出(memory mapped input/output，MM1)空間。
[0020]還如本文中所使用，MM1空間可以包含可使用32位地址尋址的存儲器的一部分，所述存儲器大體上限于ΜΜΙ0空間的前4GB。ΜΜΙ0空間可以進(jìn)一步包含可使用64位地址尋址的存儲器的一部分，所述存儲器可以被映射到超過前4GB的ΜΜΙ0空間。本文中所描述的各種實例實施例包含一個或多個另外的根復(fù)合體硬件結(jié)構(gòu)作為主機PCIe結(jié)構(gòu)的端點的部分。通過將根復(fù)合體功能性添加到端點(被稱作根復(fù)合體端點(root complex endpoint，RCEP))，可以連接另外的PCIe結(jié)構(gòu)以形成不限于主PCIe的有限資源的擴展PCIe結(jié)構(gòu)。
[0021]例如，圖5圖示RCEP 508和將另外的端點(例如，裝置512和514)連接到主CPU500的擴展PCIe結(jié)構(gòu)510。根據(jù)各種示例性實施例，這些RCEP可以用于隔離故障與受到污染的毗鄰結(jié)構(gòu)或裝置。此外，其它實例實施例提供，RCEP和擴展PCIe結(jié)構(gòu)可以與現(xiàn)有外圍裝置驅(qū)動程序相容；因此，消除將軟件更新到現(xiàn)有裝置驅(qū)動程序的任何需要。
[0022]圖1圖示根據(jù)各種示例性實施例的連接到擴展PCIe結(jié)構(gòu)118的第一層PCIe結(jié)構(gòu)100的框圖。PCIe結(jié)構(gòu)100可以包含管理且轉(zhuǎn)發(fā)在主CPU和連接到PCIe結(jié)構(gòu)100的各種裝置之間的各種請求的主根復(fù)合體102。通常，根復(fù)合體102擁有256個唯一總線號的集合和ΜΜΙ0空間，且所述根復(fù)合體將各種所連接的裝置(包含其相關(guān)聯(lián)的寄存器和/或存儲器硬件)映射到其ΜΜΙ0空間。此外，根復(fù)合體102可以包含根端口 103，所述根端口是允許在主CPU和連接到PCIe結(jié)構(gòu)100 (例如，端點106和108)的裝置之間的PC