磁盤裝置及磁盤裝置的控制方法
【專利說明】磁盤裝置及磁盤裝置的控制方法
[0001]本申請基于美國臨時專利申請61/948，228號(申請日:2014年3月5日)并要求其優(yōu)先權(quán)。該在先申請的全部內(nèi)容通過引用并入此處。
技術(shù)領(lǐng)域
[0002]本發(fā)明通常涉及具備磁盤的磁盤裝置及磁盤裝置的控制方法。
【背景技術(shù)】
[0003]在HDD (硬盤驅(qū)動器)中，伴隨其大容量化，窄軌道間距化發(fā)展，另一方面，難以確保軌道間距均勻，有時發(fā)生比作為基準(zhǔn)的軌道間距窄的軌道間距異常。作為軌道間距異常對HDD施加的影響，可以認(rèn)為(I)向相鄰軌道的接近寫入、(2)相鄰軌道干涉(adjacentTrack Interference:ATI)的影響變強(qiáng)。
[0004]在接近寫入用的對策或ATI用的對策中，以軌道間距是恒定的為前提，不考慮軌道的間距異常。因此，期望考慮了軌道間距異常的接近寫入用的對策或相鄰軌道干涉用的對策。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是防止軌道間距異常所引起的急劇的軌道品質(zhì)的惡化并長期地保證數(shù)據(jù)。
[0006]根據(jù)本實(shí)施方式，磁盤裝置具備:磁頭；與所述磁頭對應(yīng)的磁盤；和控制器，其用所述磁頭在所述磁盤寫入數(shù)據(jù)。所述控制器檢測在向?qū)懭雽ο筌壍赖膶懭胫邪l(fā)生的偏離軌道的量，并基于將所述檢測的偏離軌道量與多個不同的限幅值進(jìn)行比較的結(jié)果執(zhí)行第一處理、第二處理或第三處理中的任一處理。在第一處理中，對所述寫入對象軌道進(jìn)行寫入重試。在第二處理中，對所述寫入對象軌道進(jìn)行所述寫入重試，并對與在向所述寫入對象軌道的所述寫入中發(fā)生了偏離軌道一側(cè)相鄰的相鄰軌道進(jìn)行數(shù)據(jù)驗證用的讀取。在第三處理中，或?qū)λ鰧懭雽ο筌壍肋M(jìn)行寫入重試，并將所述相鄰軌道的數(shù)據(jù)向其他的軌道寫入。
【附圖說明】
[0007]圖1是表示磁盤裝置的內(nèi)部構(gòu)成的功能框圖。
[0008]圖2A是用于說明相鄰軌道干涉的概念圖，圖2B是用于說明接近寫入的概念圖，圖2C是用于說明間距異常的概念圖。
[0009]圖3是表示控制器的功能構(gòu)成例的圖。
[0010]圖4是表不偏尚軌道等級和重試處理的對應(yīng)關(guān)系的圖。
[0011 ] 圖5是表不ATI管理表的一例的圖。
[0012]圖6是表示偏離軌道等級和ATI計數(shù)處理的對應(yīng)關(guān)系的圖。
[0013]圖7是表示第一實(shí)施方式的動作步驟的流程圖。
[0014]圖8是表示第一實(shí)施方式的動作步驟的流程圖。
【具體實(shí)施方式】
[0015]下面參照附圖來詳細(xì)說明實(shí)施方式涉及的磁盤裝置及磁盤裝置的控制方法。再有，本發(fā)明不限于該實(shí)施方式。
[0016](第一實(shí)施方式)
[0017]圖1中表示第一實(shí)施方式涉及的磁盤裝置100的構(gòu)成例。作為硬盤驅(qū)動器(HDD)而被公知的磁盤裝置100與主機(jī)裝置(以下簡稱為主機(jī))I連接，并作為主機(jī)I的外部存儲裝置發(fā)揮功能。
[0018]磁盤裝置100具有通過主軸電機(jī)2而旋轉(zhuǎn)的記錄介質(zhì)即磁盤3。磁盤裝置100具有由頭驅(qū)動部6驅(qū)動的頭促動器5。在頭促動器5的前端安裝有用于進(jìn)行讀取及寫入的磁頭4。磁盤裝置100具有主機(jī)接口控制器(主機(jī)I/F控制器)10、RAM20、處理器30、設(shè)備接口控制器(設(shè)備I/F控制器)40和非易失性存儲器50來作為控制系統(tǒng)。
[0019]主機(jī)I/F控制器10在與主機(jī)I之間執(zhí)行命令、數(shù)據(jù)、狀態(tài)報告等的通信。主機(jī)I/F控制器10在從主機(jī)I接收命令時將命令向處理器30通知。主機(jī)I/F控制器10根據(jù)處理器30的控制來將從主機(jī)I接收的數(shù)據(jù)在緩沖存儲器25緩沖或者將由緩沖存儲器25緩沖的數(shù)據(jù)向主機(jī)I發(fā)送。
[0020]RAM20具有在將來自主機(jī)I的寫入數(shù)據(jù)向磁盤3寫入時臨時保存數(shù)據(jù)用的作為緩沖存儲器25的存儲區(qū)域。此外，緩沖存儲器25在將從磁盤3讀取的數(shù)據(jù)向主機(jī)I傳輸時臨時保存數(shù)據(jù)。緩沖存儲器25具有高速緩存的功能。RAM20還具有用于存儲管理數(shù)據(jù)的管理信息的存儲區(qū)域。此外，在RAM20，存儲于非易失性存儲器50的固件展開。由RAM20管理的管理信息由非易失性存儲器50或磁盤3備份。作為RAM20，使用SRAM(靜態(tài)隨機(jī)存取存儲器)和/或DRAM (動態(tài)隨機(jī)存取存儲器)。
[0021]非易失性存儲器50由閃存和/或EEPROM等構(gòu)成，并存儲有處理器30執(zhí)行的固件。
[0022]設(shè)備I/F控制器40通過驅(qū)動控制主軸電機(jī)2、磁頭4、頭驅(qū)動部6來在磁盤3寫入數(shù)據(jù)，并從磁盤3讀取數(shù)據(jù)。設(shè)備I/F控制器40具有偏離軌道檢測部41及ECC電路42。偏離軌道檢測部41在對磁盤3進(jìn)行寫入處理時檢測磁頭4從目標(biāo)位置在軌道寬度方向上偏離的偏離軌道。偏離軌道檢測部41在檢測到偏離軌道的情況下將偏離軌道量通知后述的重試處理部35 (參照圖3)。
[0023]ECC電路42用于從磁盤3讀取的數(shù)據(jù)的驗證(verify)。ECC電路42對從緩沖存儲器25傳輸?shù)臄?shù)據(jù)進(jìn)行ECC處理(糾錯處理)的編碼(例如，糾錯符碼的生成)處理。此夕卜，ECC電路42使用從磁盤3讀取的數(shù)據(jù)及符碼來進(jìn)行ECC處理中的譯碼處理(例如，使用糾錯符碼的檢錯、糾錯處理)。
[0024]處理器30通過在非易失性存儲器50存儲的固件來實(shí)現(xiàn)其功能。在磁盤裝置100的啟動時，存儲于非易失性存儲器50的固件在RAM20展開。處理器30執(zhí)行在RAM20上展開的固件。由處理器30執(zhí)行的功能后述。
[0025]在由主機(jī)I/F控制器10接收來自主機(jī)I的寫入命令和寫入數(shù)據(jù)時，處理器30解析寫入命令的內(nèi)容并將寫入數(shù)據(jù)保存于緩沖存儲器25。然后，從緩沖存儲器25讀取寫入數(shù)據(jù)來向設(shè)備I/F控制器40輸入。設(shè)備I/F控制器40將由ECC電路42編碼的符碼添加到寫入數(shù)據(jù)，并使用該寫入數(shù)據(jù)來驅(qū)動磁頭4的寫入元件，從而將寫入數(shù)據(jù)寫入磁盤3。在該寫入時，設(shè)備I/F控制器40驅(qū)動控制頭驅(qū)動部6及主軸電機(jī)2，并對由命令指示的目標(biāo)軌道進(jìn)行與入。
[0026]另一方面，在從主機(jī)I用主機(jī)I/F控制器10接收讀取命令時，處理器30解讀讀取命令。然后，處理器30基于解讀結(jié)果來向設(shè)備I/F控制器40發(fā)出指令。其結(jié)果，由設(shè)備I/F控制器40驅(qū)動磁頭4，并由磁頭4的讀取元件讀取信號。讀取的信號由設(shè)備I/F控制器40作為讀取數(shù)據(jù)來解調(diào)。再有，讀取數(shù)據(jù)在由ECC電路42進(jìn)行ECC處理來檢測、糾正錯誤后，在緩沖存儲器25緩沖。然后，讀取數(shù)據(jù)由主機(jī)I/F控制器10傳輸?shù)街鳈C(jī)I。
[0027]使用圖2來說明相鄰軌道干涉(Adjacent Track Interference:ATI)。在磁盤3的軌道I進(jìn)行寫入的情況下，因其磁場而對相鄰軌道O、相鄰軌道2產(chǎn)生影響，使信號劣化。該現(xiàn)象被稱為ATI。為了應(yīng)對該ATI，而進(jìn)行以下那樣的處理。
[0028]在每個軌道組管理寫入次數(shù)。S卩、將磁盤3所具有的全部軌道分割為多個軌道組，并使多個軌道屬于一個軌道組。而且，計數(shù)對屬于該軌道組的多個軌道寫入的次數(shù)，在該計數(shù)值超過預(yù)定的限幅(7 4 7 )值(閾