電阻式存儲器系統(tǒng)、其驅(qū)動電路及其阻抗設(shè)置方法
【專利摘要】一種電阻式存儲器系統(tǒng)、其驅(qū)動電路及其阻抗設(shè)置方法。電阻式存儲器系統(tǒng)，包括一存儲器陣列、一列選擇電路、一第一控制電路及一第二控制電路。存儲器陣列具有多個電阻式存儲器單元。列選擇電路用以開啟這些電阻式存儲器單元。第一控制電路及第二控制電路耦接至這些電阻式存儲器單元。當各個電阻式存儲器單元進行設(shè)置時，第一控制電路及第二控制電路分別提供一設(shè)置電壓及一接地電壓至各個電阻式存儲器單元，以形成一設(shè)置電流，并且設(shè)置電流透過第一控制電路及第二控制電路的至少其中之一進行限流。
【專利說明】
電阻式存儲器系統(tǒng)、其驅(qū)動電路及其阻抗設(shè)置方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及一種存儲器系統(tǒng)，且特別設(shè)及一種電阻式存儲器系統(tǒng)、其驅(qū)動電路及 其阻抗設(shè)置方法。
【背景技術(shù)】
[0002] 非揮發(fā)性存儲器具有存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，因此是許多電器 產(chǎn)品維持正常操作所必備的存儲元件。目前，電阻式隨機存取存儲器（resistive random access memory，RRAM)是業(yè)界積極發(fā)展的一種非揮發(fā)性存儲器，其具有寫入操作電壓低、寫 入抹除時間短、記憶時間長、非破壞性讀取、多狀態(tài)巧區(qū)、結(jié)構(gòu)簡單W及所需面積小等優(yōu)點， 在未來個人計算機和電子設(shè)備上極具應(yīng)用潛力。
[0003] 電阻式存儲器單元是透過電阻高低來儲存數(shù)據(jù)的存儲器，例如低阻抗狀態(tài)代表邏 輯準位0,高阻抗狀態(tài)代表邏輯準位1。進一步來說，若在電阻式存儲器單元兩端施加正電 壓，可W使其從高阻抗狀態(tài)轉(zhuǎn)為低阻抗狀態(tài)，此稱為設(shè)置（set)操作；反之，若在電阻式存 儲器單元兩端施加負電壓，則使其從低阻抗狀態(tài)轉(zhuǎn)為高阻態(tài)，此稱為重置（reset)操作。然 而，由于設(shè)置操作與重置操作的電氣條件不同（如設(shè)置電流不同），W致于設(shè)定操作與重置 操作通常無法同時應(yīng)用至同一列的多個電阻式存儲器單元，進而影響了電阻式存儲器系統(tǒng) 的寫入速度及數(shù)組效率。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種電阻式存儲器系統(tǒng)、其驅(qū)動電路及其阻抗設(shè)置方法，可使設(shè)定操 作與重置操作同時應(yīng)用至同一列的多個電阻式存儲器單元，W提高電阻式存儲器系統(tǒng)的寫 入速度及數(shù)組效率。 陽〇化]本發(fā)明的驅(qū)動電路，適用于驅(qū)動具有多個電阻式存儲器單元的一存儲器陣列，包 括一列選擇電路、一第一控制電路及一第二控制電路。列選擇電路禪接運些電阻式存儲器 單元，用于開啟運些電阻式存儲器單元。第一控制電路禪接運些電阻式存儲器單元，用于提 供一設(shè)置電壓及一接地電壓。第二控制電路禪接運些電阻式存儲器單元，用于提供一重置 電壓及接地電壓。當各個電阻式存儲器單元進行設(shè)置時，第一控制電路提供設(shè)置電壓至各 個電阻式存儲器單元，第二控制電路提供接地電壓至各個電阻式存儲器單元，W形成一設(shè) 置電流，并且設(shè)置電流透過第一控制電路及第二控制電路的至少其中之一進行限流。
[0006] 本發(fā)明的電阻式存儲器系統(tǒng)，包括一存儲器陣列及上述驅(qū)動電路，其中存儲器陣 列具有多個電阻式存儲器單元，且驅(qū)動電路用于驅(qū)動運些電阻式存儲器單元。
[0007] 在本發(fā)明的一實施例中，運些電阻式存儲器單元透過多條列選擇線禪接至列選擇 電路，運些電阻式存儲器單元透過多條位元線禪接至第一控制電路，運些電阻式存儲器單 元透過多條源極線禪接至第二控制電路，其中列選擇電路用于致能運些列選擇線的其中之 〇
[0008] 在本發(fā)明的一實施例中，第一控制電路包括一第一限流單元，用于提供設(shè)置電壓 及對設(shè)置電流進行限流。
[0009] 在本發(fā)明的一實施例中，第一限流單元包括一第一 P型晶體管及一第一多任務(wù) 器。第一 P型晶體管具有接收設(shè)置電壓的一第一端、禪接對應(yīng)的位元線的一第二端及一控 制端。第一多任務(wù)器禪接第一P型晶體管的控制端，接收一第一限流電壓、一操作電壓及一 設(shè)置信號，W依據(jù)設(shè)置信號提供第一限流電壓或操作電壓至第一P型晶體管的控制端，其 中第一限流電壓用于對設(shè)置電流進行限流。
[0010] 在本發(fā)明的一實施例中，第一控制電路還包括一第一 N型晶體管，具有禪接對應(yīng) 的位元線的一第一端、接收接地電壓的一第二端、及接收設(shè)置信號的一反相信號的一控制 JLjJU 乂而。
[0011] 在本發(fā)明的一實施例中，第二控制電路包括一第二P型晶體管及一第二N型晶體 管。第二P型晶體管，具有接收重置電壓的一第一端、禪接對應(yīng)的源極線的一第二端、W及 接收重置信號的一反相信號的一控制端。第二N型晶體管，具有禪接對應(yīng)的源極線的一第 一端、接收接地電壓的一第二端、及接收重置信號的反相信號的一控制端。
[0012] 在本發(fā)明的一實施例中，第一限流單元包括一第ΞΡ型晶體管、電流控制電路及 電壓比較單元。第Ξ P型晶體管具有接收設(shè)置電壓的一第一端、禪接對應(yīng)的位元線的一第 二端及一控制端。電流控制電路禪接第Ξ P型晶體管的控制端且接收第一限流電壓、接地 電壓、操作電壓及比較結(jié)果電壓。在各電阻式存儲器單元未進行設(shè)置時，提供操作電壓至第 ΞΡ型晶體管W將第ΞΡ型晶體管關(guān)閉。在各運些電阻式存儲器單元進行設(shè)置時，則依據(jù) 比較結(jié)果電壓提供第一限流電壓或接地電壓至第Ξ P型晶體管的控制端，其中第一限流電 壓用于對設(shè)置電流進行限流。電壓比較單元禪接對應(yīng)的位元線及電流控制電路，且接收參 考電壓及設(shè)置信號，W受控于設(shè)置信號而啟動，并且比較對應(yīng)的位元線的電壓準位與參考 電壓W提供比較結(jié)果電壓至電流控制電路。
[0013] 在本發(fā)明的一實施例中，電流控制電路包括一第二多任務(wù)器、一第四P型晶體管 及一第=N型晶體管。第二多任務(wù)器禪接第Ξ P型晶體管的控制端，接收第一限流電壓、設(shè) 置信號的反相信號及一控制信號。當電阻式存儲器單元未進行設(shè)置時，第二多任務(wù)器接收 及提供電位為操作電壓的反相設(shè)置信號至第Ξρ型晶體管的控制端。當電阻式存儲器單元 進行設(shè)置時，第二多任務(wù)器依據(jù)控制信號提供第一限流電壓或電位為接地電壓的反相設(shè)置 信號至第Ξ Ρ型晶體管的控制端。第四Ρ型晶體管具有接收一操作電壓的一第一端、提供 控制信號的一第二端及接收比較結(jié)果電壓的一控制端。第ΞΝ型晶體管具有禪接第四Ρ型 晶體管的第二端的一第一端、接收接地電壓的一第二端、及接收設(shè)置信號的一反相信號的 一控制端。
[0014] 在本發(fā)明的一實施例中，第一控制電路還包括一第四Ν型晶體管，具有禪接對應(yīng) 的位元線的一第一端、接收接地電壓的一第二端、及接收設(shè)置信號的反相信號的一控制端。
[0015] 在本發(fā)明的一實施例中，第二控制電路包括一第二限流單元，用于提供接地電壓 及對設(shè)置電流進行限流。
[0016] 在本發(fā)明的一實施例中，第二限流單元包括一第五Ν型晶體管及一第Ξ多任務(wù) 器。第五Ν型晶體管具有禪接對應(yīng)的源極線的一第一端、接收接地電壓的一第二端及一控 制端。第Ξ多任務(wù)器禪接第ΞΡ型晶體管的控制端，接收一第二限流電壓、接地電壓及一設(shè) 置信號，W依據(jù)設(shè)置信號提供第一限流電壓或接地電壓至第二Ρ型晶體管的控制端，其中 第二限流電壓用于對設(shè)置電流進行限流。
[0017] 在本發(fā)明的一實施例中，第二控制電路還包括一第五P型晶體管，具有接收重置 電壓的一第一端、禪接對應(yīng)的源極線的一第二端、及接收一重置信號的一反相信號的一控 制端。
[0018] 在本發(fā)明的一實施例中，第一控制電路包括一第六P型晶體管及一第六N型晶體 管。第六P型晶體管具有接收設(shè)置電壓的一第一端、禪接對應(yīng)的位元線的一第二端、W及接 收設(shè)置信號的一反相信號的一控制端。第六N型晶體管，具有禪接對應(yīng)的位元線的一第一 端、接收接地電壓的一第二端、及接收設(shè)置信號的反相信號的一控制端。
[0019] 在本發(fā)明的一實施例中，運些源極線分為多個群組，并且各個群組的運些源極線 彼此禪接W禪接至第二控制電路。
[0020] 在本發(fā)明的一實施例中，各個電阻式存儲器單元包括一電阻式存儲器組件、一開 關(guān)晶體管。電阻式存儲器組件禪接對應(yīng)的位元線，用于依據(jù)設(shè)定電壓及重置電壓設(shè)定其阻 抗值。開關(guān)晶體管具有禪接電阻式存儲器組件的一第一端、禪接對應(yīng)的源極線的一第二端、 W及禪接對應(yīng)的列選擇線的一控制端。
[0021] 在本發(fā)明的一實施例中，驅(qū)動電路還包括一第Ξ控制電路，用于提供一基極控制 電壓至運些電阻式存儲器單元的運些開關(guān)晶體管的一基極端。
[0022] 本發(fā)明的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法，適用于具有多個電阻式存儲器單元 的電阻式存儲器系統(tǒng)，并且阻抗設(shè)置方法包括下列步驟。判斷各個電阻式存儲器單元是否 進行設(shè)置。當各個電阻式存儲器單元進行設(shè)置時，透過一第一控制電路提供一設(shè)置電壓至 各個電阻式存儲器單元，并且透過一第二控制電路提供一接地電壓至各個電阻式存儲器單 元，W形成一設(shè)置電流，其中設(shè)置電流透過第一控制電路及第二控制電路的至少其一進行 限流。當各個電阻式存儲器單元不進行設(shè)置時，控制第一控制電路不提供設(shè)置電壓至各個 電阻式存儲器單元。
[0023] 在本發(fā)明的一實施例中，第一控制電路包括一第一限流單元，并且透過第一控制 電路提供設(shè)置電壓至各個電阻式存儲器單元的步驟包括：透過第一控制電路的第一限流單 元提供設(shè)置電壓至各個電阻式存儲器單元，W對設(shè)置電流進行限流。
[0024] 在本發(fā)明的一實施例中，第一限流單元透過一位元線禪接至各個電阻式存儲器單 元，并且阻抗設(shè)置方法還包括：檢測位元線的一電壓準位；當位元線的的電壓準位小于一 寫入準位，則控制第一限流單元不對設(shè)置電流進行限流；W及，當位元線的的電壓準位大于 等于寫入準位，則控制第一限流單元對設(shè)置電流進行限流。
[00巧]在本發(fā)明的一實施例中，第二控制電路包括一第二限流單元，并且透過第二控制 電路提供接地電壓至各個電阻式存儲器單元的步驟包括：透過第二控制電路的第二限流單 元提供接地電壓至各個電阻式存儲器單元，W對設(shè)置電流進行限流。
[00%] 基于上述，本發(fā)明實施例的電阻式存儲器系統(tǒng)、其驅(qū)動電路及其阻抗設(shè)置方法，其 于設(shè)置電阻式存儲器單元時，透過第一控制電路及第二控制電路的至少其中之一對設(shè)置電 流進行限流，而非電阻式存儲器單元的開關(guān)晶體管。由此，同一列的電阻式存儲器單元可同 時進行設(shè)置操作及重置操作，進而可提高電阻式存儲器系統(tǒng)的寫入速度及數(shù)組效率。
[0027] 為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式 作詳細說明如下。
【附圖說明】
[0028] 圖1A為依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的系統(tǒng)示意圖。
[0029] 圖1B為圖1A依據(jù)本發(fā)明一實施例的存儲器陣列的電路示意圖。
[0030] 圖2A為圖1A依據(jù)本發(fā)明一實施例的第一控制電路及第二控制電路的電路示意 圖。
[0031] 圖2B為圖2A依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程 圖。
[0032] 圖3A為圖1A依據(jù)本發(fā)明一實施例的第一控制電路及第二控制電路的電路示意 圖。
[0033] 圖3B為圖3A依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程 圖。
[0034] 圖3C為圖3A依據(jù)本發(fā)明一實施例的第一控制電路的電路示意圖。
[0035] 圖3D為圖3A依據(jù)本發(fā)明一實施例的第一控制電路的電路示意圖。
[0036] 圖3E為圖3D依據(jù)本發(fā)明一實施例的第一控制電路的驅(qū)動波形示意圖。
[0037] 圖4A為圖1A依據(jù)本發(fā)明一實施例的第一控制電路及第二控制電路的電路示意 圖。
[0038] 圖4B為圖4A依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程 圖。
[0039] 圖5為圖1A依據(jù)本發(fā)明一實施例的存儲器陣列的電路示意圖。
[0040] 圖6為依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程圖。 陽OW 其中附圖標記為：
[0042] 100:電阻式存儲器系統(tǒng) 110、110a、110b :存儲器陣列 陽0創(chuàng) 111:列選擇線 113:位元線 W44] 115:源極線 120:驅(qū)動電路
[0045] 121 :列選擇電路 123、123a~123e :第一控制電路
[0046] 125、125曰、125b :第二控制電路 127 :第Ξ控制電路
[0047] 210、310、310a、310b :第一限流單元 311、311a、31 化：電壓比較單元
[0048] 313、313a、313b :電流控制電路 410 :第二限流單元
[0049] CR1、CR2 :比較器 GND :接地電壓 陽化0] GPUGP2:群組 Η :高電壓準位
[0051] ΙΝΤ1~ΙΝΤ3 :反相器 Iset :設(shè)置電流
[0052] L :低電壓準位 MN1~MN6、MNa :N型晶體管
[0053] MP1~MP6 :P型晶體管 MX1~MX3 :多任務(wù)器
[0054] NAD1:與非口 Me:電阻式存儲器組件 陽化日]RMx、RMx_l、RMx_2 :電阻式存儲器單元
[0056] RST:重置信號 SCUSC2:控制信號
[0057] SST:設(shè)置信號 T1~T3:時間
[0058] TGUTG2:傳輸閩 TS :開關(guān)晶體管
[0059] VBC:基極控制電壓 VBN:第二限流電壓 W60] VBP:第一限流電壓 VDD:操作電壓
[0061] VGP3:柵極電壓 VRCUVRC2 :比較結(jié)果電壓
[0062] 化eset :重置電壓 化f :參考電壓 W63] VRS :列選擇電壓 Vset :設(shè)置電壓
[0064] VWL:寫入準位 陽0化]S210、S220、S230、S310、S320、S330、S：M0、S410、S420、S430、S610、S620、S630 :步 驟
【具體實施方式】
[0066] 圖1A為依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的系統(tǒng)示意圖。請參照圖1A，在 本實施例中，電阻式存儲器系統(tǒng)100例如包括存儲器陣列110及驅(qū)動電路120,其中驅(qū)動電 路120禪接存儲器陣列110 W驅(qū)動存儲器陣列110,并且例如包括列選擇電路121、第一控 制電路123、一第二控制電路125及第Ξ控制電路127。
[0067] 列選擇電路m禪接存儲器陣列110, W提供一列選擇電壓VRS至存儲器陣列 110。第一控制電路123禪接存儲器陣列110, W提供一設(shè)置電壓Vset或接地電壓GND至存 儲器陣列110。第二控制電路125禪接存儲器陣列110, W提供一重置電壓化eset或接地 電壓GND至存儲器陣列110。第Ξ控制電路127禪接存儲器陣列110, W提供一基極控制電 壓VBC至存儲器陣列110。
[0068] 圖1B為圖1A依據(jù)本發(fā)明一實施例的存儲器陣列的電路示意圖。請參照圖1A及 圖1B，其中相同或相似組件使用相同或相似標號。在本實施例中，存儲器陣列110a例如包 括多個電阻式存儲器單元RMx、多條列選擇線111、多條位元線113及多條源極線115。電阻 式存儲器單元RMx例如包括電阻式存儲器組件Me及開關(guān)晶體管TS。
[0069] 在各個電阻式存儲器單元RMx中，電阻式存儲器組件Me的一端禪接對應(yīng)的位元 線113 W禪接至第一控制電路123,并且接收第一控制電路123所提供的設(shè)置電壓Vset或 接地電壓GND，其中設(shè)置電壓Vset是用于對電阻式存儲器組件Me進行設(shè)置操作。開關(guān)晶 體管TS的漏極（對應(yīng)第一端）禪接至電阻式存儲器組件Me的另一端，開關(guān)晶體管TS的柵 極（對應(yīng)控制端）禪接對應(yīng)的列選擇線111 W禪接至列選擇電路121，并且用于接收列選擇 電路121所提供的列選擇電壓VRS，開關(guān)晶體管TS的源極（對應(yīng)第二端）禪接對應(yīng)的源極 線115 W禪接至第二控制電路125,并且接收第二控制電路125所提供的重置電壓化eset 或接地電壓GND，其中重置電壓化eset是用于對電阻式存儲器組件Me進行重置操作。在 此，電阻式存儲器單元RMx可視為具有Ξ控制端的電阻式存儲器單元。
[0070] 在本實施例中，列選擇電路121用于致能列選擇線111的其中之一，W開啟某一列 的電阻式存儲器單元RMx，并且可對開啟的電阻式存儲器單元RMx進行設(shè)置操作或重置操 作。換言之，當電阻式存儲器單元RMx進行設(shè)置時（如電阻式存儲器單元RMx_l所示），第 一控制電路123會提供設(shè)置電壓Vset至電阻式存儲器單元RMx_l，并且第二控制電路125 會提供接地電壓GND至電阻式存儲器單元RMx_l，W形成一設(shè)置電流Iset，其中設(shè)置電流 Iset會透過第一控制電路123及第二控制電路125的至少其中之一進行限流，W使電阻式 存儲器單元RMx_l可正常地進行設(shè)置操作。
[0071] 當電阻式存儲器單元RMx進行重置時（如電阻式存儲器單元RMx_2所示），第一控 制電路123會提供接地電壓GND至電阻式存儲器單元RMx_2,并且第二控制電路125會提 供重置電壓化eset至電阻式存儲器單元RMx_2, W使電阻式存儲器單元RMx_2進行重置操 作。
[0072] 依據(jù)上述，透過具有限流功能的第一控制電路123及/或第二控制電路125,同一 列的電阻式存儲器單元RMx可同時進行設(shè)置操作及重置操作，進而可提高電阻式存儲器系 統(tǒng)100的寫入速度及數(shù)組效率。
[0073] 此外，第Ξ控制電路127可透過走線（未繪示）禪接至開啟的電阻式存儲器單 元RMx的開關(guān)晶體管TS的基極度ulk，未繪示），W透過改變開關(guān)晶體管TS的基極的電壓 VSB(也為基極控制電壓VBC)來控制開關(guān)晶體管TS的臨界電壓Vth。W N型晶體管為例， 開關(guān)晶體管TS的基極電壓VSB與臨界電壓Vth關(guān)系如下：
[0074]
[007引其中，V?是基極與源極之間無電位差時的臨界電壓，丫是基板效應(yīng)參數(shù)，2 Φ則是 與半導(dǎo)體能階相關(guān)的參數(shù)（禁帶中線與費米能級的差值）。依據(jù)上述方程式，當基極電壓 VSB越小，臨界電壓Vth也會越小，并且臨界電壓Vth的降低可使開關(guān)晶體管TS的等效阻抗 下降，也為使電阻式存儲器單元RMx更容易被寫入，由此可增加電阻式存儲器RMx成功寫入 的機會。
[0076] 圖2A為圖1A依據(jù)本發(fā)明一實施例的第一控制電路及第二控制電路的電路示意 圖。請參照圖1A、圖1B及圖2A，其中相同或相似組件使用相同或相似標號。在本實施例中， 第一控制電路123a例如包括第一限流單元210及第一 N型晶體管MN1，其中第一限流單元 210用于提供設(shè)置電壓Vset W及對設(shè)置電流Iset進行限流。
[0077] 進一步來說，第一限流單元210例如包括第一 P型晶體管MP1及第一多任務(wù)器 MX1，其中第一 P型晶體管MP1可視為一巧制晶體管。晶體管MP1的源極（對應(yīng)第一端）接 收設(shè)置電壓Vset，晶體管MP1的漏極（對應(yīng)第二端）禪接對應(yīng)的位元線113。多任務(wù)器MX1 的輸出端禪接至晶體管MP1的柵極（對應(yīng)控制端），多任務(wù)器MX1的輸入端接收第一限流電 壓VBP及操作電壓V孤，多任務(wù)器MX1的控制端接收設(shè)置信號SST。晶體管麗1的漏極（對 應(yīng)第一端）禪接對應(yīng)的位元線113,晶體管MN1的源極（對應(yīng)第二端）接收接地電壓GND， 晶體管麗1的柵極（對應(yīng)控制端）接收設(shè)置信號SST的反相信號^。
[0078] 依據(jù)上述，多任務(wù)器MX1依據(jù)設(shè)置信號SST提供第一限流電壓VBP或操作電壓V孤 至晶體管MP1的柵極，其中第一限流電壓VBP用于對設(shè)置電流Iset進行限流。換言之，當 電阻式存儲器單元RMx進行設(shè)置時，設(shè)置信號SST會致能（例如為高電壓準位）。此時，晶 體管麗1會截止，并且多任務(wù)器MX1會依據(jù)設(shè)置信號SST提供第一限流電壓VBP至晶體管 MP1的柵極，W透過晶體管MP1提供設(shè)置電壓Vset W及對設(shè)置電流Iset進行限流。當電 阻式存儲器單元RMx未進行設(shè)置時，設(shè)置信號SST會禁能（例如為低電壓準位）。此時，晶 體管麗1會導(dǎo)通，W透過晶體管麗1提供接地電壓GND，并且多任務(wù)器MX1會依據(jù)設(shè)置信號 SST提供操作電壓VDD至晶體管MP1的柵極，W截止晶體管MP1。 陽079] 在本實施例中，第二控制電路125a例如包括第二P型晶體管MP2及第二N型晶體 管麗2。晶體管MP2的源極（對應(yīng)第一端）接收重置電壓化eset，晶體管MP2的漏極（對 應(yīng)第二端）禪接對應(yīng)的源極線115,晶體管MP2的柵極（對應(yīng)控制端）接收重置信號RST的 反相信號吞沉。晶體管麗2的漏極（對應(yīng)第一端）禪接對應(yīng)的源極線115,晶體管麗2的源 極（對應(yīng)第二端）接收接地電壓GND，晶體管麗2的柵極（對應(yīng)控制端）接收重置信號RST 的反相信號?^Γ。
[0080] 換言之，當電阻式存儲器單元RMx進行重置時，重置信號RST會致能（例如為高電 壓準位）。此時，晶體管MP2會導(dǎo)通而晶體管麗2會截止，W透過晶體管MP2提供重置電壓 化eset。當電阻式存儲器單元RMx未進行重置時，重置信號RST會禁能（例如為低電壓準 位）。此時，晶體管麗2會導(dǎo)通，W透過晶體管麗2提供接地電壓GND，晶體管MP2會截止。
[0081] 圖2B為圖2A依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程 圖。請參照圖2A及圖2B，在本實施例中，電阻式存儲器系統(tǒng)的阻抗設(shè)置方法包括下列步驟。 首先，會將所有列選擇線、源極線及位元線接地（步驟S210)，接著將選定的位元線透過第 一限流單元施加設(shè)置電壓（步驟S220)。最后，在選定的列選擇在線施加寫入準位且源極線 接地（步驟S230)。
[0082] 圖3A為圖1A依據(jù)本發(fā)明一實施例的第一控制電路及第二控制電路的電路示意 圖。請參照圖1A、圖1B、圖2A及圖3A，其中相同或相似組件使用相同或相似標號，并且第二 控制電路125a可參照圖2A所示，在此則不再寶述。在本實施例中，第一控制電路123b例 如包括第一限流單元310及第四N型晶體管MN4。
[008引進一步來說，第一限流單元310例如包括第Ξ P型晶體管MP3、電壓比較單元311 及電流控制電路313,其中第Ξ P型晶體管MP3可視為一巧制晶體管。晶體管MP3的源極 (對應(yīng)第一端）接收設(shè)置電壓Vset，晶體管MP3的漏極（對應(yīng)第二端）禪接對應(yīng)的位元線 113。電流控制電路313禪接第Ξ P型晶體管MP3的柵極（對應(yīng)控制端）且接收第一限流 電壓VBP、接地電壓GND、操作電壓VDD及比較結(jié)果電壓VRC1，當各電阻式存儲器單元RMx未 進行設(shè)置時（也為非進行設(shè)置操作），電流控制電路313提供操作電壓V孤至第Ξ P型晶體 管MP3的柵極，W將第ΞΡ型晶體管MP3關(guān)閉。當各電阻式存儲器單元RMx進行設(shè)置時（也 為進行設(shè)置操作），則電流控制電路313依據(jù)比較結(jié)果電壓VRC1提供第一限流電壓VBP或 接地電壓GND至第Ξ P型晶體管MP3的柵極，其中第一限流電壓VBP用于對設(shè)置電流Iset 進行限流。
[0084] 電壓比較單元311禪接對應(yīng)的位元線113及電流控制電路313,且接收參考電壓 化f及設(shè)置信號SST，W受控于設(shè)置信號SST而啟動，并且比較對應(yīng)的位元線113的電壓準 位與參考電壓化f，W判斷對應(yīng)的位元線113的電壓準位是否達到寫入準位。電壓比較單元 311依據(jù)比較結(jié)果提供比較結(jié)果電壓VRC1至電流控制電路313。晶體管MN4的漏極（對應(yīng) 第一端）禪接對應(yīng)的位元線113,晶體管MN4的源極（對應(yīng)第二端）接收接地電壓GND，晶 體管MN4的柵極（對應(yīng)控制端）接收設(shè)置信號SST的反相信號^。
[00化]依據(jù)上述，當電阻式存儲器單元RMx進行設(shè)置時，設(shè)置信號SST會致能（例如為高 電壓準位），此時晶體管MN4會截止并且電壓比較單元311會啟動。接著，當對應(yīng)的位元線 113的電壓準位未達到寫入準位時，也為參考電壓化f大于對應(yīng)的位元線113的電壓準位， 電壓比較單元311會提供低電壓準位的比較結(jié)果電壓VRC1。此時，電流控制電路313會依 據(jù)低電壓準位的比較結(jié)果電壓VRC1提供接地電壓GND至晶體管MP3的柵極，W導(dǎo)通晶體管 MP3,由此加速對應(yīng)的位元線113的電壓準位的上升速度。
[0086] 當對應(yīng)的位元線113的電壓準位達到或超過寫入準位時，也為參考電壓化f小于 等于對應(yīng)的位元線113的電壓準位，電壓比較單元311會提供高電壓準位的比較結(jié)果電壓 VRC1。此時，電流控制電路313會依據(jù)電位為低電壓準位的比較結(jié)果電壓VRC1提供第一限 流電壓VBP至晶體管MP3的柵極，W透過晶體管MP3提供設(shè)置電壓Vset W及對設(shè)置電流 I set進行限流。
[0087] 當電阻式存儲器單元RMx未進行設(shè)置時，設(shè)置信號SST會禁能（例如為低電壓準 位）。此時，電壓比較單元311會關(guān)閉，并且晶體管MN4會導(dǎo)通，W透過晶體管MN4提供接地 電壓GND，并且電流控制電路313會提供操作電壓V孤至晶體管MP3的柵極將其關(guān)閉。因此 對應(yīng)的位元線113的電壓準位會等于接地電壓GND。
[0088] 圖3B為圖3A依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程 圖。請參照圖3A及圖3B，在本實施例中，電阻式存儲器系統(tǒng)的阻抗設(shè)置方法包括下列步驟。 首先，將位元線接地（S310)，并且透過控制電路將巧制晶體管的柵極接地，W加快位元線的 充電速度（步驟S320)。接著，透過電壓比較單檢測位元線的電壓準位是否上升到達寫入準 位（步驟S330)，并且在位元線的電壓準位上升到達寫入準位時，透過控制電路提供第一限 流電壓至巧制晶體管的柵極（步驟S340)。
[0089] 圖3C為圖3A依據(jù)本發(fā)明一實施例的第一控制電路的電路示意圖。請參照圖3A 及圖3C，其中相同或相似組件使用相同或相似標號，并且第二控制電路可參照圖2A所示第 二控制電路125a，在此則不再寶述。在本實施例中，第一控制電路123c與第一控制電路 123b大致相同，其不同之處在于第一限流單元310曰。在第一限流單元310a中，電壓比較單 元311a例如包括比較器CR1，并且電流控制電路313a例如包括第四P型晶體管MP4、第Ξ N型晶體管麗3、第二多任務(wù)器MX2。
[0090] 多任務(wù)器MX2的輸出端禪接至晶體管MP3的柵極（對應(yīng)控制端），多任務(wù)器MX2的 輸入端接收第一限流電壓VBP及設(shè)置信號SST的反相信號療于，多任務(wù)器MX2的控制端接 收控制信號SCI。晶體管MP4的源極（對應(yīng)第一端）接收操作電壓VDD，晶體管MP4的漏極 (對應(yīng)第二端）用于提供控制信號SC1，晶體管MP4的柵極禪接比較器CR1的輸出端。晶體 管麗3的漏極（對應(yīng)第一端）禪接晶體管MP4的漏極，晶體管麗3的源極（對應(yīng)第二端） 接收接地電壓GND，晶體管麗3的柵極（對應(yīng)控制端）接收設(shè)置信號SST的反相信號森于。
[0091] 比較器CR1的負輸入端禪接對應(yīng)的位元線113,比較器CR1的正輸入端接收參考電 壓化t比較器CR1的致能端接收設(shè)置信號SST，W受控于設(shè)置信號SST而啟動。當比較器 CR1被致能時，比較器CR1會比較對應(yīng)的位元線113的電壓準位與參考電壓化f，W判斷對 應(yīng)的位元線113的電壓準位是否達到寫入準位，并且對應(yīng)地提供比較結(jié)果電壓VRC1至晶體 管MP4的柵極。
[0092] 依據(jù)上述，在電阻式存儲器單元RMx未進行設(shè)置時，多任務(wù)器MX2依據(jù)控制信號 SCI提供電位為操作電壓VDD的反相設(shè)置信號覆開至晶體管MP3的柵極。在電阻式存儲器 單元RMx進行設(shè)置時，多任務(wù)器MX2依據(jù)控制信號SCI提供第一限流電壓VBP或電位為接 地電壓GND的反相設(shè)置信號森?至晶體管MP3的柵極。換言之，當電阻式存儲器單元RMx進 行設(shè)置時，設(shè)置信號SST會致能（例如為高電壓準位），此時晶體管麗3及MN4會截止。并 且，當對應(yīng)的位元線113的電壓準位未達到寫入準位時，也為參考電壓化f大于對應(yīng)的位元 線113的電壓準位，比較器CR1會提供高電壓準位的比較結(jié)果電壓VRC1 W關(guān)閉晶體管MP4。 此時，多任務(wù)器MX2會依據(jù)電位為接地電壓GND的控制信號SCI提供電位為接地電壓GND 的反相設(shè)置信號森T至晶體管MP3的柵極，W導(dǎo)通晶體管MP3,由此加速對應(yīng)的位元線113 的電壓準位的上升速度。
[0093] 當對應(yīng)的位元線113的電壓準位達到或超過寫入準位時，也為參考電壓化f小于 等于對應(yīng)的位元線113的電壓準位，比較器CR1會提供低電壓準位的比較結(jié)果電壓VRC1 W 導(dǎo)通晶體管MP4, W使控制信號SCI上升至操作電壓V孤。多任務(wù)器MX2會依據(jù)電位為操作 電壓VDD (等同高電壓準位）的控制信號SCI提供第一限流電壓VBP至晶體管MP3的柵極， W透過晶體管MP3提供設(shè)置電壓Vset W及對設(shè)置電流Iset進行限流。
[0094] 當電阻式存儲器單元RMx未進行設(shè)置時，設(shè)置信號SST會禁能（例如為低電壓準 位）。此時，比較器CR1會關(guān)閉，并且晶體管麗3及MN4會導(dǎo)通，W透過晶體管MN4提供接地 電壓GND，并且多任務(wù)器MX2會依據(jù)控制信號SCI提供電位為操作電壓V孤的反相設(shè)置信號 漂串至晶體管MP3的柵極，W關(guān)閉晶體管MP3。因此對應(yīng)的位元線113的電壓準位會下降 至接地電壓GND。
[0095] 依據(jù)上述，當對應(yīng)的位元線113的電壓準位未達到寫入準位時，晶體管MP3會導(dǎo)通 W提供較大的電流至對應(yīng)的位元線113, W加速對應(yīng)的位元線113的電壓準位的上升；當對 應(yīng)的位元線113的電壓準位達到或超過寫入準位時，則透過晶體管MP3對設(shè)置電流Iset進 行限流。由此，可縮短設(shè)置電阻式存儲器單元RMx的時間。
[0096] 圖3D為圖3A依據(jù)本發(fā)明一實施例的第一控制電路的電路示意圖。請參照圖3A、 圖3C及圖3D，其中相同或相似組件使用相同或相似標號，并且第二控制電路可參照圖2A所 示第二控制電路125a，在此則不再寶述。在本實施例中，第一控制電路123d的電路結(jié)構(gòu)大 致相同于第一控制電路123c，其主要不同之處在于第一限流單元310b，并且第一限流單元 31化還包括反相器INT1。在第一限流單元31化中，電壓比較單元31化例如包括比較器 CR2,并且電流控制電路313b例如包括第四P型晶體管MP4、第Ξ N型晶體管麗3、N型晶體 管MNa、傳輸閩TGUTG2、反相器INT2、INT3、與非口 NAD1。在此，反相器INT1例如是配置于 第一限流單元31化中，但在其他實施例中，反相器INT1可配置于第一限流單元31化外，且 本發(fā)明實施例不W此為限。
[0097] 晶體管MP3的源極（對應(yīng)第一端）接收設(shè)置電壓Vset，晶體管MP3的漏極（對應(yīng) 第二端）禪接對應(yīng)的位元線113。傳輸閩TG1的輸入端接收第一限流電壓VBP，傳輸閩TG1 的正控制端接收控制信號SC2,傳輸閩TG1的負控制端接收控制信號SC2的反相信號雨5， 傳輸閩TG1的輸出端禪接至晶體管MP3的柵極。傳輸閩TG2的輸入端接收設(shè)置信號SST的 反相信號森T，傳輸閩TG2的正控制端接收控制信號SC2的反相信號^，傳輸閩TG2的 負控制端接收控制信號SC2,傳輸閩TG2的輸出端禪接至晶體管MP3的柵極。其中，傳輸閩 TG1、TG2可W達到類似多任務(wù)器MX2的功能。
[0098] 晶體管MP4的源極接收操作電壓VDD，晶體管MP4的的柵極接收設(shè)置信號SST。晶 體管麗3的漏極禪接晶體管MP4的漏極，晶體管麗3的源極接收接地電壓GND，晶體管麗3 的柵極禪接比較器CR2的輸出端。比較器CR2的正輸入端禪接對應(yīng)的位元線113,比較器 CR2的負輸入端接收參考電壓化f，比較器CR2的致能端接收設(shè)置信號SST，比較器CR2的輸 出端提供比較結(jié)果電壓VRC2。晶體管MNa的漏極禪接晶體管MN3的柵極，晶體管MNa的源 極接收接地電壓GND，晶體管麗3柵極接收設(shè)置信號SST的反相信號療?。
[0099] 反相器INT1的輸入端接收設(shè)置信號SST，反相器INT1的輸出端提供設(shè)置信號SST 的反相信號SS1。反相器INT2的輸入端禪接晶體管MP4的漏極。與非口 NAD1的輸入端禪 接反相器INT2的輸出端且接收設(shè)置信號SST，與非口 NAD1的輸出端提供控制信號SC2的反 相信號顯1。反相器INT3的輸入端接收控制信號SC2的反相信號^，反相器INT3的輸出 端提供控制信號SC2。 陽100] 晶體管MN4的漏極禪接對應(yīng)的位元線113,晶體管MN4的源極接收接地電壓GND， 晶體管MN4的柵極接收設(shè)置信號SST的反相信號潭?。 陽101] 圖3E為圖3D依據(jù)本發(fā)明一實施例的第一控制電路的驅(qū)動波形示意圖。請參照圖 3D及圖3E，在時間T1前，假設(shè)阻式存儲器單元RMx未進行設(shè)置時，因此設(shè)置信號SST會禁 能（例如為低電壓準位L)。此時，比較器CR2會關(guān)閉（也為輸出低電壓準位L)，并且晶體 管MNa、晶體管MP4及晶體管MN4會導(dǎo)通，W透過晶體管麗1提供接地電壓GND (也為低電壓 準位L)至對應(yīng)的位元線113。并且，控制信號SC2會為高電壓準位H，因此高電壓準位Η的 反相信號拆汗會透過傳輸閩TG2提供至晶體管MP3的柵極（柵極電壓VGP3)，W截止晶體 管 MP3。
[0102] 在時間Τ1后，假設(shè)電阻式存儲器單元RMx開始進行設(shè)置時，因此設(shè)置信號SST會 致能（例如為高電壓準位H)。此時，比較器CR2會開啟，W比較對應(yīng)的位元線113的電壓準 位與參考電壓化f，并且對應(yīng)比較結(jié)果提供比較結(jié)果電壓VRC2。并且，晶體管MNa、晶體管 MP4及晶體管MN4會截止。 陽103] 在時間T1至T2之間，對應(yīng)的位元線113的電壓準位V113未達到寫入準位￥胖以也 為參考電壓化f大于對應(yīng)的位元線113的電壓準位V113,因此比較器CR2會提供低電壓準 位L的比較結(jié)果電壓VRC2 W截止晶體管麗3, W致于控制信號SC2仍為高電壓準位H。此 時，低電壓準位L的反相信號森T會透過傳輸閩TG2提供至晶體管MP3的柵極（即柵極電 壓VGP3)，W導(dǎo)通晶體管MP3。
[0104] 在時間T2之后，對應(yīng)的位元線113的電壓準位V113已達到或超過寫入準位VWL， 也為參考電壓化f小于對應(yīng)的位元線113的電壓準位，因此比較器CR2會提供高電壓準位 Η的比較結(jié)果電壓VRC2 W導(dǎo)通晶體管麗3, W致于控制信號SC2切換為低電壓準位L。此 時，第一限流電壓VBP會透過傳輸閩TG1提供至晶體管MP3的柵極（即柵極電壓VGP3)，W 對設(shè)置電流Iset進行限流。其中，在時間Τ3時，設(shè)置成功的電阻式存儲器單元RMx會轉(zhuǎn)換 為低阻抗狀態(tài)，W致于設(shè)置電流Iset會大幅上升。
[01化]圖4A為圖1A依據(jù)本發(fā)明一實施例的第一控制電路及第二控制電路的電路示意 圖。請參照圖1A、圖1B及圖4A，其中相同或相似組件使用相同或相似標號。在本實施例中， 第二控制電路12化例如包括第二限流單元410及第五P型晶體管MP5,其中第二限流單元 410用于提供接地電壓GND W及對設(shè)置電流Iset進行限流。
[0106] 進一步來說，第二限流單元410例如包括第五N型晶體管麗5及第Ξ多任務(wù)器 MX3。晶體管麗5的漏極（對應(yīng)第一端）禪接對應(yīng)的源極線115,晶體管麗5的源極（對應(yīng) 第二端）接收接地電壓GND。多任務(wù)器MX3的輸出端禪接至晶體管麗5的柵極（對應(yīng)控制 端），多任務(wù)器MX3的輸入端接收第二限流電壓VBN及接地電壓GND，多任務(wù)器MX3的控制 端接收設(shè)置信號SST。晶體管MP5的源極（對應(yīng)第一端）接收重置電壓化eset，晶體管MP5 的漏極（對應(yīng)第二端）禪接對應(yīng)的源極線115,晶體管MP5的柵極（對應(yīng)控制端）接收重置 信號RST的反相信號1^。
[0107] 依據(jù)上述，多任務(wù)器MX2依據(jù)設(shè)置信號SST提供第二限流電壓VBN或接地電壓GND 至晶體管麗5的柵極，其中第二限流電壓VBN用于對設(shè)置電流Iset進行限流。換言之，當 電阻式存儲器單元RMx進行設(shè)置時，設(shè)置信號SST會致能（例如為高電壓準位），并且重置 信號RST會禁能。此時，晶體管MP5會截止，并且多任務(wù)器MX3會依據(jù)設(shè)置信號SST提供第 二限流電壓VBN至晶體管麗5的柵極，W透過晶體管麗5提供接地電壓GND W及對設(shè)置電 流Iset進行限流。當電阻式存儲器單元RMx未進行設(shè)置時，設(shè)置信號SST會禁能（例如為 低電壓準位），并且假設(shè)重置信號RST仍為禁能。此時，晶體管MP5仍保持截止，并且多任務(wù) 器MX5會依據(jù)設(shè)置信號SST提供接地電壓GND至晶體管麗5的柵極，W截止晶體管麗5。
[0108] 在本實施例中，第一控制電路123e例如包括第六P型晶體管MP6及第六N型晶體 管MN6。晶體管MP6的源極（對應(yīng)第一端）接收設(shè)置電壓Vset，晶體管MP6的漏極（對應(yīng) 第二端）禪接對應(yīng)的位元線113,晶體管MP6的柵極（對應(yīng)控制端）接收設(shè)置信號SST的反 相信號。晶體管MN6的漏極（對應(yīng)第一端）禪接對應(yīng)的位元線113,晶體管MN6的源極 (對應(yīng)第二端）接收接地電壓GND，晶體管ΜΝ6的柵極（對應(yīng)控制端）接收設(shè)置信號SST的 反相信號SST。
[0109] 換言之，當電阻式存儲器單元RMx進行設(shè)置時，設(shè)置信號SST會致能（例如為高 電壓準位）。此時，晶體管MP6會導(dǎo)通而晶體管MN6會截止，W透過晶體管MP6提供設(shè)置電 壓Vset。當電阻式存儲器單元RMx未進行設(shè)置時，設(shè)置信號SST會禁能（例如為低電壓準 位）。此時，晶體管MN6會導(dǎo)通，W透過晶體管MN6提供接地電壓GND，晶體管MP6會截止。
[0110] 圖4B為圖4A依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程 圖。請參照圖4A及圖4B，在本實施例中，電阻式存儲器系統(tǒng)的阻抗設(shè)置方法包括下列步驟。 首先，會將所有列選擇線、源極線及位元線接地（步驟S410)，接著將選定的源極線透過第 二限流單元接地（步驟S420)。最后，在選定的列選擇在線施加寫入準位且位在線施加設(shè)置 電壓（步驟S430)。 陽111] 圖5為圖1A依據(jù)本發(fā)明一實施例的存儲器陣列的電路示意圖。請參照圖1A、圖 1B及圖5,其中相同或相似組件使用相同或相似標號，并且存儲器陣列11化大致相同存儲 器陣列110a，其不同之處在于存儲器陣列11化將電阻式存儲器單元RMx、列選擇線111、位 元線113及源極線115分為多個群組（如GP1、GP2)。并且，各個群組（如GP1、GP2)的源 極線115會先彼此禪接，再禪接至第二控制電路125。
[0112] 在上述實施例中，是W第一控制電路123及第二控制電路125的其中之一對設(shè)置 電流Iset進行限流，但在其他實施例中，同時利用第一控制電路123及第二控制電路125 對設(shè)置電流Iset進行限流，也為第二控制電路12化可W與第一控制電路123a~123d的 其中之一配對，W驅(qū)動存儲器陣列110。
[0113] 圖6為依據(jù)本發(fā)明一實施例的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法的流程圖。請 參照圖6,在本實施例中，電阻式存儲器系統(tǒng)的阻抗設(shè)置方法包括下列步驟。在步驟S610 中，會判斷判斷各個電阻式存儲器單元是否進行設(shè)置。當各個電阻式存儲器單元進行設(shè)置 時，也為步驟S610的判斷結(jié)果為"是"，則透過第一控制電路提供設(shè)置電壓至各個電阻式 存儲器單元，并且透過第二控制電路提供接地電壓至各個電阻式存儲器單元，W形成一設(shè) 置電流，其中設(shè)置電流透過第一控制電路及第二控制電路的至少其中之一進行限流（步驟 S620)。當各個電阻式存儲器單元不進行設(shè)置時，也為步驟S610的判斷結(jié)果為"否"，則控 制第一控制電路不提供設(shè)置電壓至各個電阻式存儲器單元（步驟S630)。其中，上述步驟 S610、S620、S630的順序為用于說明，本發(fā)明實施例不W此為限。并且上述步驟S610、S620、 S630的細節(jié)可參照圖1A、圖1B、圖2A、圖2B、圖3A至圖祀、圖4A、圖4B及圖5的實施例所 示，在此則不再寶述。
[0114] 進一步來說，當?shù)谝豢刂齐娐钒ㄒ坏谝幌蘖鲉卧獣r，則步驟S620可包括：透過 第一控制電路的第一限流單元提供設(shè)置電壓至各個電阻式存儲器單元，W對設(shè)置電流進行 限流。并且，當?shù)谝幌蘖鲉卧高^一位元線禪接至各個電阻式存儲器單元時，阻抗設(shè)置方法 可還包括：檢測位元線的一電壓準位；當位元線的電壓準位小于一寫入準位，則控制第一 限流單元不對設(shè)置電流進行限流；W及，當位元線的的電壓準位大于等于寫入準位，則控制 第一限流單元對設(shè)置電流進行限流。
[0115] 當?shù)诙刂齐娐钒ㄒ坏诙蘖鲉卧獣r，則步驟S620可包括：透過第二控制電路 的第二限流單元提供接地電壓至各個電阻式存儲器單元，W對設(shè)置電流進行限流。
[0116] 綜上所述，本發(fā)明實施例的電阻式存儲器系統(tǒng)、其驅(qū)動電路及其阻抗設(shè)置方法，其 于設(shè)置電阻式存儲器單元時，透過第一控制電路及第二控制電路的至少其中之一對設(shè)置電 流進行限流，而非電阻式存儲器單元的開關(guān)晶體管。由此，同一列的電阻式存儲器單元可同 時進行設(shè)置操作及重置操作，進而可提高電阻式存儲器系統(tǒng)的寫入速度及數(shù)組效率。并且， 可透過第Ξ控制電路改變開關(guān)晶體管的基極的電壓，W控制開關(guān)晶體管的臨界電壓，進而 增加電阻式存儲器成功寫入的機會。其次，當對應(yīng)的位元線的電壓準位未達到寫入準位時， 則透過第一控制電路提供較大的電流至對應(yīng)的位元線，當對應(yīng)的位元線的電壓準位達到或 超過寫入準位時，則透過第一控制電路對設(shè)置電流進行限流。由此，可縮短設(shè)置電阻式存儲 器單元的時間。
[0117] 本發(fā)明還可有其他多種實施例，在不脫離本發(fā)明的精神和范圍內(nèi)，任何本領(lǐng)域的 技術(shù)人員，可W在本發(fā)明的基礎(chǔ)上做一些完善和更改，故本發(fā)明的保護范圍當視權(quán)利要求 書所界定的范圍為準。
【主權(quán)項】
1. 一種驅(qū)動電路，適用于驅(qū)動具有多個電阻式存儲器單元的存儲器陣列，其特征在于， 包括： 列選擇電路，耦接所述電阻式存儲器單元，用于開啟所述電阻式存儲器單元； 第一控制電路，耦接所述電阻式存儲器單元，用于提供設(shè)置電壓及接地電壓；以及 第二控制電路，耦接所述電阻式存儲器單元，用于提供重置電壓及所述接地電壓； 其中，當各所述電阻式存儲器單元進行設(shè)置時，所述第一控制電路提供所述設(shè)置電壓 至各所述電阻式存儲器單元，所述第二控制電路提供所述接地電壓至各所述電阻式存儲器 單元，以形成設(shè)置電流，并且所述設(shè)置電流透過所述第一控制電路及所述第二控制電路的 至少其中之一進行限流。2. 如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述電阻式存儲器單元透過多條列選 擇線耦接至所述列選擇電路，所述電阻式存儲器單元透過多條位元線耦接至所述第一控制 電路，所述電阻式存儲器單元透過多條源極線耦接至所述第二控制電路，其中所述列選擇 電路用于致能所述列選擇線的其中之一。3. 如權(quán)利要求2所述的驅(qū)動電路，其特征在于，所述第一控制電路包括第一限流單元， 用于提供所述設(shè)置電壓及對所述設(shè)置電流進行限流。4. 如權(quán)利要求3所述的驅(qū)動電路，其特征在于，所述第一限流單元包括： 第一 P型晶體管，具有接收所述設(shè)置電壓的第一端、耦接對應(yīng)的位元線的第二端及控 制端；以及 第一多任務(wù)器，耦接所述第一 P型晶體管的所述控制端，接收第一限流電壓、操作電壓 及設(shè)置信號，以依據(jù)所述設(shè)置信號提供所述第一限流電壓或所述操作電壓至所述第一 P型 晶體管的所述控制端，其中所述第一限流電壓用于對所述設(shè)置電流進行限流。5. 如權(quán)利要求4所述的驅(qū)動電路，其特征在于，所述第一控制電路還包括： 第一 N型晶體管，具有耦接對應(yīng)的位元線的第一端、接收所述接地電壓的第二端、及接 收所述設(shè)置信號的反相信號的控制端。6. 如權(quán)利要求4所述的驅(qū)動電路，其特征在于，所述第二控制電路包括： 第二P型晶體管，具有接收所述重置電壓的第一端、耦接對應(yīng)的源極線的第二端、以及 接收所述重置信號的反相信號的控制端；以及 第二N型晶體管，具有耦接對應(yīng)的源極線的第一端、接收所述接地電壓的第二端、及接 收所述重置信號的所述反相信號的控制端。7. 如權(quán)利要求3所述的驅(qū)動電路，其特征在于，所述第一限流單元包括： 第三P型晶體管，具有接收所述設(shè)置電壓的第一端、耦接對應(yīng)的位元線的第二端及控 制端； 電流控制電路，耦接所述第三P型晶體管的所述控制端且接收第一限流電壓、接地電 壓、操作電壓及比較結(jié)果電壓，當各所述電阻式存儲器單元未進行設(shè)置時，所述電流控制電 路提供所述操作電壓至所述第三P型晶體管的控制端，當各所述電阻式存儲器單元進行設(shè) 置時，所述電流控制電路依據(jù)所述比較結(jié)果電壓提供所述第一限流電壓或所述接地電壓至 所述第三P型晶體管的所述控制端，其中所述第一限流電壓用于對所述設(shè)置電流進行限 流；以及 電壓比較單元，耦接對應(yīng)的位元線及所述電流控制電路，且接收參考電壓及設(shè)置信號， 以受控于所述設(shè)置信號而啟動，并且比較對應(yīng)的位元線的電壓準位與所述參考電壓以提供 所述比較結(jié)果電壓至所述電流控制電路。8. 如權(quán)利要求7所述的驅(qū)動電路，其特征在于，所述電流控制電路包括： 第二多任務(wù)器，耦接所述第三P型晶體管的所述控制端，接收所述第一限流電壓、所述 設(shè)置信號的反相信號及控制信號，當各所述電阻式存儲器單元未進行設(shè)置時，所述第二多 任務(wù)器接收及提供電位為所述操作電壓的所述設(shè)置信號的所述反相信號至所述第三P型 晶體管的控制端，當各所述電阻式存儲器單元進行設(shè)置時，所述第二多任務(wù)器依據(jù)所述控 制信號提供所述第一限流電壓或電位為所述接地電壓的所述設(shè)置信號的所述反相信號至 所述第三P型晶體管的所述控制端； 第四P型晶體管，具有接收所述操作電壓的第一端、提供所述控制信號的第二端及接 收所述比較結(jié)果電壓的控制端；以及 第三N型晶體管，具有耦接所述第四P型晶體管的所述第二端的第一端、接收所述接地 電壓的第二端、及接收所述設(shè)置信號的所述反相信號的控制端。9. 如權(quán)利要求7所述的驅(qū)動電路，其特征在于，所述第一控制電路還包括： 第四N型晶體管，具有耦接對應(yīng)的位元線的第一端、接收所述接地電壓的第二端、及接 收所述設(shè)置信號的所述反相信號的控制端。10. 如權(quán)利要求2所述的驅(qū)動電路，其特征在于，所述第二控制電路包括第二限流單 元，用于提供所述接地電壓及對所述設(shè)置電流進行限流。11. 如權(quán)利要求10所述的驅(qū)動電路，其特征在于，所述第二限流單元包括： 第五N型晶體管，具有耦接對應(yīng)的源極線的第一端、接收所述接地電壓的第二端及控 制端；以及 第三多任務(wù)器，耦接所述第五N型晶體管的所述控制端，接收第二限流電壓、所述接地 電壓及設(shè)置信號，以依據(jù)所述設(shè)置信號提供所述第一限流電壓或所述接地電壓至所述第五 N型晶體管的所述控制端，其中所述第二限流電壓用于對所述設(shè)置電流進行限流。12. 如權(quán)利要求11所述的驅(qū)動電路，其特征在于，所述第二控制電路還包括： 第五P型晶體管，具有接收所述重置電壓的第一端、耦接對應(yīng)的源極線的第二端、及接 收重置信號的反相信號的控制端。13. 如權(quán)利要求11所述的驅(qū)動電路，其特征在于，所述第一控制電路包括： 第六P型晶體管，具有接收所述設(shè)置電壓的第一端、耦接對應(yīng)的位元線的第二端、以及 接收所述設(shè)置信號的反相信號的控制端；以及 第六N型晶體管，具有耦接對應(yīng)的位元線的第一端、接收所述接地電壓的第二端、及接 收所述設(shè)置信號的所述反相信號的控制端。14. 如權(quán)利要求2所述的驅(qū)動電路，其特征在于，所述源極線分為多個群組，并且各所 述群組的所述源極線彼此耦接以耦接至所述第二控制電路。15. 如權(quán)利要求2所述的驅(qū)動電路，其特征在于，各所述電阻式存儲器單元包括： 電阻式存儲器組件，耦接對應(yīng)的位元線，用于依據(jù)所述設(shè)定電壓及所述重置電壓設(shè)定 其阻抗值；以及 開關(guān)晶體管，具有耦接所述電阻式存儲器組件的第一端、耦接對應(yīng)的源極線的第二端、 以及耦接對應(yīng)的列選擇線的控制端。16. 如權(quán)利要求15所述的驅(qū)動電路，其特征在于，包括第三控制電路，用于提供基極控 制電壓至所述電阻式存儲器單元的所述開關(guān)晶體管的基極端。17. -種包括如權(quán)利要求1所述驅(qū)動電路的電阻式存儲器系統(tǒng)，其特征在于，包括： 存儲器陣列，具有多個電阻式存儲器單元；以及 所述驅(qū)動電路，耦接所述電阻式存儲器單元，用于驅(qū)動所述電阻式存儲器單元。18. -種電阻式存儲器系統(tǒng)的阻抗設(shè)置方法，適用于具有多個電阻式存儲器單元的所 述電阻式存儲器系統(tǒng)，其特征在于，包括： 判斷各所述電阻式存儲器單元是否進行設(shè)置； 當各所述電阻式存儲器單元進行設(shè)置時，透過第一控制電路提供設(shè)置電壓至各所述電 阻式存儲器單元，并且透過第二控制電路提供接地電壓至各所述電阻式存儲器單元，以形 成設(shè)置電流，其中所述設(shè)置電流透過所述第一控制電路及所述第二控制電路的至少其中之 一進行限流；以及 當各所述電阻式存儲器單元不進行設(shè)置時，控制所述第一控制電路不提供所述設(shè)置電 壓至各所述電阻式存儲器單元。19. 如權(quán)利要求18所述的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法，其特征在于，所述第一 控制電路包括第一限流單元，并且透過所述第一控制電路提供所述設(shè)置電壓至各所述電阻 式存儲器單元的步驟包括： 透過所述第一控制電路的所述第一限流單元提供所述設(shè)置電壓至各所述電阻式存儲 器單元，以對所述設(shè)置電流進行限流。20. 如權(quán)利要求19所述的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法，其特征在于，所述第一 限流單元透過位元線耦接至各所述電阻式存儲器單元，所述阻抗設(shè)置方法還包括： 檢測所述位元線的電壓準位； 當所述位元線的所述電壓準位小于寫入準位，則控制所述第一限流單元不對所述設(shè)置 電流進行限流；以及 當所述位元線的所述電壓準位大于等于所述寫入準位，則控制所述第一限流單元對所 述設(shè)置電流進行限流。21. 如權(quán)利要求18所述的電阻式存儲器系統(tǒng)的阻抗設(shè)置方法，其特征在于，所述第二 控制電路包括第二限流單元，并且透過所述第二控制電路提供所述接地電壓至各所述電阻 式存儲器單元的步驟包括： 透過所述第二控制電路的所述第二限流單元提供所述接地電壓至各所述電阻式存儲 器單元，以對所述設(shè)置電流進行限流。
【文檔編號】G11C13/00GK105989876SQ201510046032
【公開日】2016年10月5日
【申請日】2015年1月29日
【發(fā)明人】曾珮玲, 郭家辰, 許世玄, 張孟凡
【申請人】財團法人工業(yè)技術(shù)研究院