半導(dǎo)體存儲裝置及其版圖結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及半導(dǎo)體存儲器設(shè)計技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體存儲裝置及其版圖結(jié)構(gòu)。
【背景技術(shù)】
[0002]對于高容量的半導(dǎo)體存儲裝置需求的日益增加，這些半導(dǎo)體存儲裝置的集成密度受到人們的關(guān)注，為了增加半導(dǎo)體存儲裝置的集成密度，現(xiàn)有技術(shù)中采用了許多不同的方法，例如通過減小晶片尺寸和/或改變內(nèi)結(jié)構(gòu)單元而在單一晶片上形成多個存儲單元。其中，當(dāng)所述半導(dǎo)體器件尺寸縮小至納米級別，對于通過改變單元結(jié)構(gòu)增加集成密度的方法來說，通常會在半導(dǎo)體存儲裝置的可制造性設(shè)計(Design for Manufacturing，DFM)過程中，通常會在存儲陣列外圍加入集成電路版圖中常見的典型偽結(jié)構(gòu)(standard dummy)，來幫助改善半導(dǎo)體存儲裝置的版圖密度分布，使半導(dǎo)體存儲裝置的器件性能更加均一，有利于提高半導(dǎo)體存儲裝置制造過程中的平坦化、光刻、蝕刻等工藝的制程能力。所述DFM是指以快速提升芯片良率的生產(chǎn)效率以及降低生產(chǎn)成本為目的，統(tǒng)一描述芯片設(shè)計中的規(guī)則、工具和方法，從而更好地控制集成電路向物理晶圓的復(fù)制，是一種可預(yù)測制造過程中工藝可變性的設(shè)計，使得從設(shè)計到晶圓制造的整個過程達(dá)最優(yōu)化。
[0003]請參考圖1A至圖1C，圖1A為現(xiàn)有技術(shù)中加入典型偽結(jié)構(gòu)的一種半導(dǎo)體存儲裝置的版圖結(jié)構(gòu)俯視圖，圖1B為圖1A中典型偽結(jié)構(gòu)處的剖面示意圖，在襯底100的中部區(qū)域布設(shè)有存儲陣列101，在存儲陣列周圍區(qū)域布設(shè)有偽結(jié)構(gòu)102，偽結(jié)構(gòu)102未接地，處于浮置懸空狀態(tài)(floating)，即圖1B中偽結(jié)構(gòu)通過互連金屬層M3和M2連為一個整體，但是互連金屬層M2與Ml未連接。請參考圖1C，經(jīng)研究發(fā)現(xiàn)，這種典型偽結(jié)構(gòu)雖然可以改善半導(dǎo)體存儲裝置的版圖密度分布，但是無法提高存儲陣列邊界處的存儲單元的器件性能，如圖1C中，對所有字線進(jìn)行存儲單元測試，發(fā)現(xiàn)存儲陣列兩邊界字線上的存儲單元的失效數(shù)量較大，從而導(dǎo)致半導(dǎo)體存儲裝置的良率較低。
【實用新型內(nèi)容】
[0004]本實用新型的目的在于提供一種半導(dǎo)體存儲裝置及其版圖結(jié)構(gòu)，能夠在改善半導(dǎo)體存儲裝置的版圖密度分布的同時，還能夠提高半導(dǎo)體存儲裝置的良率。
[0005]為解決上述問題，本實用新型提出一種半導(dǎo)體存儲裝置，包括存儲陣列以及位于所述存儲陣列外圍的偽結(jié)構(gòu)，所述偽結(jié)構(gòu)均接地。
[0006]進(jìn)一步的，所述偽結(jié)構(gòu)包括接地的偽字線和接地的偽位線中的至少一種。
[0007]進(jìn)一步的，所述偽結(jié)構(gòu)還包括連接所述偽字線或偽位線的電子元件，所述電子元件包括偽存儲單元以及連接所述偽存儲單元的場效應(yīng)管、三極管、電阻或電容。
[0008]進(jìn)一步的，所述半導(dǎo)體存儲裝置還包括金屬互連結(jié)構(gòu)，所述偽結(jié)構(gòu)通過所述金屬互連結(jié)構(gòu)接地。
[0009]進(jìn)一步的，所述半導(dǎo)體存儲裝置為相變存儲器。
[0010]進(jìn)一步的，所述存儲陣列包括多個陣列排布的相變存儲單元，每個相變存儲單元均包括相變電阻、位于所述相變電阻上表面的上電極以及位于所述相變電阻下表面的下電極;所述上電極連接所述金屬互連結(jié)構(gòu)的頂層金屬。
[0011]進(jìn)一步的，所述存儲陣列還包括連接同行排列的相變存儲單元的字線以及設(shè)置在每個相變存儲單元的下電極底部的驅(qū)動元件，所述驅(qū)動元件為選通二極管或晶體管，當(dāng)所述驅(qū)動元件為晶體管時，所述晶體管的柵極連接所述字線。
[0012]進(jìn)一步的，所述相變存儲器的偽結(jié)構(gòu)包括沿所述存儲陣列的邊界排布的多個偽相變存儲單元，每個所述偽相變存儲單元的下電極通過所述金屬互連結(jié)構(gòu)接地，上電極連接所述金屬互連結(jié)構(gòu)的頂層金屬。
[0013]本發(fā)明還提供一種根據(jù)上述之一的半導(dǎo)體存儲裝置的版圖結(jié)構(gòu)，包括存儲陣列版圖區(qū)以及位于所述存儲陣列版圖區(qū)外圍的偽結(jié)構(gòu)版圖區(qū)，所述偽結(jié)構(gòu)版圖區(qū)中的偽結(jié)構(gòu)均接地。
[0014]與現(xiàn)有技術(shù)相比，本實用新型提供的半導(dǎo)體存儲裝置及其版圖結(jié)構(gòu)，通過在存儲陣列外圍使用接地的偽結(jié)構(gòu)來代替現(xiàn)有技術(shù)中浮置懸空的偽結(jié)構(gòu)，確保造成存儲陣列邊界行列的存儲單元的工藝參數(shù)失配的信號及時傳導(dǎo)至地，提高了存儲陣列的存儲單元之間的匹配性，從而減少了陣列邊界行列的失效存儲單元的數(shù)量大大減少，在改善半導(dǎo)體存儲裝置的版圖密度分布的同時，還能大大提高半導(dǎo)體存儲裝置的良率。
【附圖說明】
[0015]圖1A和圖1B是現(xiàn)有技術(shù)中一種半導(dǎo)體存儲裝置的俯視和剖視結(jié)構(gòu)示意圖；
[0016]圖1C是現(xiàn)有技術(shù)中對圖1A所示的半導(dǎo)體存儲裝置失效測試的結(jié)果；
[0017]圖2是本實用新型具體實施例的相變存儲器的俯視結(jié)構(gòu)示意圖
[0018]圖3A至圖3C是圖2所示的相變存儲器的存儲陣列、偽字線以及偽位線處的剖視結(jié)構(gòu)圖；
[0019]圖4是本實用新型具體實施例的相變存儲器失效測試結(jié)果。
【具體實施方式】
[0020]本實用新型的核心思想在于提出一種半導(dǎo)體存儲裝置及其版圖結(jié)構(gòu)，在其存儲陣列的外圍設(shè)置接地的偽結(jié)構(gòu)，即將偽結(jié)構(gòu)通過其金屬互連結(jié)構(gòu)連接至其底部的半導(dǎo)體襯底上。這些偽結(jié)構(gòu)可以包括接地的偽字線、接地的偽位線以及連接所述偽字線或偽位線的偽存儲單元、場效應(yīng)管、三極管、電阻或電容等電子元件，在改善半導(dǎo)體存儲裝置的版圖密度分布的同時，還大大提高半導(dǎo)體存儲裝置的良率。
[0021]為使本實用新型的目的、特征更明顯易懂，下面結(jié)合附圖對本實用新型的【具體實施方式】作進(jìn)一步的說明，然而，本實用新型可以用不同的形式實現(xiàn)，不應(yīng)只是局限在所述的實施例。
[0022]本實施例以相變存儲器及其版圖結(jié)構(gòu)為例，來詳細(xì)說明本實用新型的技術(shù)方案。
[0023]相變存儲器(PhaseChange Random Access Memory，PCRAM)是在CMOS集成電路基礎(chǔ)上發(fā)展起來的一種新興的非易失性存儲技術(shù)，相變存儲器可以做在硅晶片襯底上，其關(guān)鍵材料是可記錄的相變薄膜、加熱電極材料、絕熱材料和引出電極材料，其研究熱點也就圍繞其器件工藝展開，例如如何減小器件料等。相變存儲器的基本原理是利用電脈沖信號作用于器件單元上，使相變材料在非晶態(tài)與多晶態(tài)之間發(fā)生可逆相變，通過分辨非晶態(tài)時的高阻與多晶態(tài)時的低阻，可以實現(xiàn)信息的寫入、擦除和讀出操作。相變存儲器由于具有高速讀取、高可擦寫次數(shù)、非易失性、元件尺寸小、功耗低、抗強震動和抗輻射等優(yōu)點，被國際半導(dǎo)體工業(yè)協(xié)會認(rèn)為最有可能取代目前的閃存存儲器而成為未來存儲器主流產(chǎn)品和最先成為商用產(chǎn)品的器件。相變存儲器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電流脈沖信號:擦操作(RESET)，當(dāng)加一個短且強的脈沖信號使器件單元中的相變材料溫度升高到熔化溫度以上后，再經(jīng)過快速冷卻從而實現(xiàn)相變材料多晶態(tài)到非晶態(tài)的轉(zhuǎn)換，即“I”態(tài)到“O”態(tài)的轉(zhuǎn)換；寫操作(SET)，當(dāng)施加一個長且中等強度的脈沖信號使相變材料溫度升到熔化溫度之下、結(jié)晶溫度之上后，并保持一段時間促使晶核生長，從而實現(xiàn)非晶態(tài)到多晶態(tài)的轉(zhuǎn)換，即“O”態(tài)到“I”態(tài)的轉(zhuǎn)換;讀操作，當(dāng)加一個弱的脈沖信號后，通過測量器件單元的電阻值來讀取它的狀態(tài)。
[0024]請參考圖2、圖3A至3C，本實施例的相變存儲器包括半導(dǎo)體襯底200、設(shè)置在半導(dǎo)體襯底200上的存儲陣列201以及設(shè)置半導(dǎo)體襯底200上并位于存儲陣列外圍的偽結(jié)構(gòu)(dummy)。存儲陣列201以及偽結(jié)構(gòu)中有同道互連工藝形成的金屬互連結(jié)構(gòu)，該金屬互連結(jié)構(gòu)通常由多層金屬以及金屬層之間的導(dǎo)電插塞構(gòu)成。
[0025]其中，請參考圖3A，所述相變存儲器的存儲陣列201主要由多個相變存儲單元按陣列排布形成，連接并控制同行排列的相變存儲單元的結(jié)構(gòu)為字線WL，連接并控制同列排列的相變存儲單元的結(jié)構(gòu)為位線BL，每個相變存儲單元均包括相變材料形成的相變電阻2011以及位于相變電阻2011上表面的上電極2012以及位于相變電阻2011下表面的下電極2013，相變存儲單元201與半導(dǎo)體襯底200之間通常設(shè)置有驅(qū)動控制相變存儲單元201的驅(qū)動元件2000，驅(qū)動元件2000產(chǎn)生的控制信號會通過多層金屬互連結(jié)構(gòu)(主要由互連金屬線和導(dǎo)電插塞構(gòu)成)、字線WL和位線BL定位到該相變存儲單元，以使該相變存儲單元在該控制信號下進(jìn)行數(shù)據(jù)的讀、寫等。所述驅(qū)動元件2000可以是選通二極管或晶體管。當(dāng)該驅(qū)動元件是MOS晶體管時，MOS晶體管的柵極通過多層金屬互連結(jié)構(gòu)中的導(dǎo)電插塞連接到字線WL，其源極或漏極通過多層金屬互連結(jié)構(gòu)連接到位線BL，并通過位線連接到相變存儲單元201的下電極2013，相變存儲單元201的上電極2012通過導(dǎo)電插塞連接多層互連金屬結(jié)構(gòu)中的頂層金屬TM。通常情況下，字線WL和位線BL分別設(shè)定預(yù)定的根數(shù)，整體構(gòu)成矩陣狀，由一個驅(qū)動元件201及其驅(qū)動的相變存儲單元201構(gòu)成的單位電路配置在各個字線WL和位線BL的交點上。相變存儲單元201的相變材料可以使用鍺、銻、碲形成的硫族化合物類。
[0026]本實施例中，多層互連金屬結(jié)構(gòu)由4層金屬Ml、M2、M3、TM通過之間的導(dǎo)電插塞相互連接形成。相變存儲單元201