本發(fā)明涉及一種逆變器數(shù)字控制方法，特別是對(duì)逆變器數(shù)字控制過程時(shí)間延遲進(jìn)行改善的控制方法。

背景技術(shù)：

逆變器傳統(tǒng)的數(shù)字控制方式通常以數(shù)字信號(hào)處理器（Digital Signal Procession，DSP）為控制核心，脈沖寬度調(diào)制（Pulse Width Modulation，PWM）方式為主，采用規(guī)則采樣方法，其采樣及數(shù)據(jù)更新頻率f_S等于逆變器功率器件的開關(guān)頻率f_C（對(duì)稱規(guī)則采樣）或兩倍于開關(guān)頻率f_C（不對(duì)稱規(guī)則采樣）。這對(duì)于開關(guān)頻率f_C受到限制的高壓、大電流電力電子裝備來說，其響應(yīng)時(shí)間延遲比較大。而現(xiàn)有的改善方法抑或能夠?qū)笠慌目刂扑鸬臅r(shí)間滯后進(jìn)行改善，抑或能夠減小采樣及PWM過程的時(shí)間延遲，并不能夠同時(shí)對(duì)這兩個(gè)方面的時(shí)間延遲都進(jìn)行有效的優(yōu)化。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有控制方法的不足，本發(fā)明提出了一種新的控制方法，能夠同時(shí)對(duì)逆變器數(shù)據(jù)更新過程中滯后一拍控制的時(shí)間滯后和采樣及PWM調(diào)制過程的時(shí)間延遲進(jìn)行改善。

本發(fā)明解決上述問題所采用的技術(shù)方案是：

一種逆變器數(shù)字控制響應(yīng)延遲的控制方法，其特征在于：在逆變器功率器件的每個(gè)開關(guān)周期內(nèi)f_C進(jìn)行多次數(shù)據(jù)采樣，并且每次采樣后相對(duì)于數(shù)據(jù)的采樣時(shí)刻延遲一段時(shí)間t_d再對(duì)比較寄存器中的控制量進(jìn)行數(shù)據(jù)更新，延遲時(shí)間t_d略大于數(shù)字信號(hào)處理器DSP對(duì)采樣數(shù)據(jù)進(jìn)行相關(guān)處理和運(yùn)算的時(shí)間，然后將更新到比較寄存器中的控制量與三角載波計(jì)數(shù)器的值進(jìn)行比較產(chǎn)生相應(yīng)的PWM脈沖信號(hào)，該脈沖信號(hào)經(jīng)驅(qū)動(dòng)器處理后驅(qū)動(dòng)逆變器功率器件實(shí)現(xiàn)逆變器數(shù)字控制響應(yīng)延遲的控制。

本發(fā)明的在逆變器功率器件每個(gè)開關(guān)周期內(nèi)進(jìn)行多次采樣及數(shù)據(jù)更新，可以將采樣及數(shù)據(jù)更新的頻率提高到開關(guān)頻率的N（采樣次數(shù)）倍，有效降低采樣過程和PWM調(diào)制過程的時(shí)間延遲；每次采樣后延遲一段時(shí)間t_d再進(jìn)行數(shù)據(jù)更新，可以保證每次更新的數(shù)據(jù)都與當(dāng)前采樣周期的采樣數(shù)據(jù)保持一致，時(shí)間滯后可從一個(gè)開關(guān)周期或二分之一個(gè)開關(guān)周期減小為t_d。

附圖說明

圖1是本發(fā)明提出的逆變器控制方法實(shí)現(xiàn)原理圖；

圖2（a）是DSP程序流程圖；

圖2（b）是ADC中斷子程序流程圖；

圖3是CPLD程序頂層設(shè)計(jì)框圖；

圖4是實(shí)驗(yàn)測(cè)試樣機(jī)原理圖；

圖5是采樣及數(shù)據(jù)更新次數(shù)N=1時(shí)實(shí)驗(yàn)測(cè)試波形；

圖6是采樣及數(shù)據(jù)更新次數(shù)N=2時(shí)實(shí)驗(yàn)測(cè)試波形；

圖7是采樣及數(shù)據(jù)更新次數(shù)N=4時(shí)實(shí)驗(yàn)測(cè)試波形。

圖中，T_C三角載波周期，U_C三角載波信號(hào)，U_r調(diào)制波信號(hào)，m(k)調(diào)制波控制量，t_d留給DSP進(jìn)行數(shù)據(jù)處理及運(yùn)算的時(shí)間延遲，E_d母線電壓，u_g1～u_g4功率器件VT1～VT4的PWM驅(qū)動(dòng)脈沖信號(hào)，I_REF電流設(shè)定值，I_O負(fù)載電流，u_O負(fù)載電壓。

具體實(shí)施方式

如圖1所示，一種逆變器數(shù)字控制響應(yīng)延遲的控制方法，其特征在于：在逆變器功率器件的每個(gè)開關(guān)周期內(nèi)f_C進(jìn)行多次數(shù)據(jù)采樣，并且每次采樣后相對(duì)于數(shù)據(jù)的采樣時(shí)刻延遲一段時(shí)間t_d再對(duì)比較寄存器中的控制量進(jìn)行數(shù)據(jù)更新，延遲時(shí)間t_d略大于數(shù)字信號(hào)處理器DSP對(duì)采樣數(shù)據(jù)進(jìn)行相關(guān)處理和運(yùn)算的時(shí)間，然后將更新到比較寄存器中的控制量與三角載波計(jì)數(shù)器的值進(jìn)行比較產(chǎn)生相應(yīng)的PWM脈沖信號(hào)，該脈沖信號(hào)經(jīng)驅(qū)動(dòng)器處理后驅(qū)動(dòng)逆變器功率器件實(shí)現(xiàn)逆變器數(shù)字控制響應(yīng)延遲的控制?？刂品椒ǖ木唧w實(shí)現(xiàn)過程下面進(jìn)行說明：

為了避免在非三角載波波峰和波谷點(diǎn)更新數(shù)據(jù)所導(dǎo)致的PWM脈沖電平錯(cuò)誤現(xiàn)象發(fā)生，采用DSP+CPLD作為控制核心。DSP進(jìn)行數(shù)據(jù)采樣轉(zhuǎn)換、數(shù)據(jù)處理、故障檢測(cè)及保護(hù)等功能，CPLD負(fù)責(zé)產(chǎn)生三角載波信號(hào)、控制量與三角載波比較產(chǎn)生PWM脈沖信號(hào)、故障狀態(tài)下封鎖PWM脈沖輸出等功能。

圖2，DSP控制程序的大部分工作在ADC中斷子程序中完成，其由CPLD產(chǎn)生的信號(hào)進(jìn)行觸發(fā)。控制主程序主要進(jìn)行參數(shù)和外設(shè)的初始化，以及判斷系統(tǒng)運(yùn)行狀態(tài)。在ADC中斷子程序中進(jìn)行讀取ADC采樣值并進(jìn)行相應(yīng)變換，電流環(huán)相關(guān)參數(shù)及控制量的計(jì)算，故障狀態(tài)檢測(cè)，軟件保護(hù)故障的判定，調(diào)制波控制量的數(shù)據(jù)傳送等方面的操作。

圖3中，CPLD接收由DSP送出的PWM占空比控制量，并分別與生成的4路相移90度的三角載波比較產(chǎn)生4路PWM脈沖信號(hào)，這4路脈沖信號(hào)通過取反、增加死區(qū)等操作后即得到兩個(gè)H橋單元并聯(lián)工作所需的8路PWM脈沖信號(hào)。此外，CPLD綜合外部送入的硬件保護(hù)故障信號(hào)和DSP送入的系統(tǒng)故障信號(hào)后向DSP送出硬件故障信號(hào)，并向片外送出系統(tǒng)故障信號(hào)。

為驗(yàn)證上述實(shí)施方案的可行性和實(shí)際改善效果，搭建如圖4的實(shí)驗(yàn)樣機(jī)進(jìn)行相應(yīng)的驗(yàn)證性實(shí)驗(yàn)。設(shè)定時(shí)間延遲t_d為1個(gè)采樣周期，開關(guān)頻率f_S=5kHz，調(diào)節(jié)三相調(diào)壓器輸出使母線電壓E_d=100V，給定峰值為4V/10Hz的正負(fù)方波信號(hào)（給定與輸出總電流對(duì)應(yīng)關(guān)系1V：20A）。分別在一個(gè)開關(guān)周期內(nèi)進(jìn)行1次、2次、4次采樣和數(shù)據(jù)更新，逆變器輸出信號(hào)波形分別如圖5、圖6、圖7所示，示波器CH2通道為負(fù)載電壓u_O，20V/格；CH3通道為給定信號(hào)I_REF，40A/格；CH4通道為負(fù)載電流I_O，40A/格。

上述實(shí)施例的實(shí)驗(yàn)測(cè)試結(jié)果表明響應(yīng)延遲能夠從1次采樣及數(shù)據(jù)更新的406μs減小到4次采樣及數(shù)據(jù)更新的84μs，本發(fā)明提出的數(shù)字控制方法對(duì)于逆變器響應(yīng)時(shí)間延遲有比較好的改善效果，具有一定的工程實(shí)用性。

上述實(shí)施例僅用來解釋說明本發(fā)明，而不是對(duì)本發(fā)明進(jìn)行限制，在本發(fā)明的精神和權(quán)力要求的保護(hù)范圍內(nèi)，對(duì)本發(fā)明進(jìn)行的任何修改和改變，都落入本發(fā)明的保護(hù)范圍內(nèi)。