一種漏電電路的制作方法
【專(zhuān)利摘要】本發(fā)明涉及集成電路領(lǐng)域，特別適用于PCB（印刷電路板）或者芯片內(nèi)部的電源到地之間存在大電容的SOC（片上系統(tǒng)）芯片，具體為一種漏電電路，其能夠快速卸放電源到地之間電容存儲(chǔ)的電荷，保證芯片正常工作，其包括電容，所述電容一端接地，其特征在于，所述電容另一端連接第一NMOS管的柵極、第一PMOS管的漏極和柵極，所述第一NMOS管的源極極地、漏極連接電阻一端，所述電阻另一端和所述第一PMOS管的源極相連后連接電源VDD。
【專(zhuān)利說(shuō)明】
一種漏電電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路領(lǐng)域，特別適用于PCB(印刷電路板)或者芯片內(nèi)部的電源到地之間存在大電容的SOC(片上系統(tǒng))芯片，具體為一種漏電電路。
【背景技術(shù)】
[0002]隨著SOC的飛速發(fā)展，數(shù)字電路規(guī)模已經(jīng)越來(lái)越大，電路中的寄存器、鎖存器數(shù)量急速增加，POR(上電復(fù)位)電路已經(jīng)成為SOC電路中不可或缺的一部分。同時(shí)由于電源上存在噪聲，為了得到一個(gè)較干凈的VDD，一般會(huì)在PCB和芯片內(nèi)部放一些比較大的電容，該電容接在電源和地之間，可以有效的濾除外來(lái)電源的噪聲，穩(wěn)定輸入到芯片的VD D。傳統(tǒng)的上電復(fù)位電路還是基于對(duì)電容充放電需要一定時(shí)間，然后經(jīng)過(guò)模擬集成反相器處理該信號(hào)，可以得到預(yù)想的信號(hào)波形。但如果電源突然掉電，由于電源和地直接有一個(gè)很大的電容存在，此時(shí)輸入到芯片內(nèi)部的電源無(wú)法立即變成0，如果輸入電源在沒(méi)有降到一個(gè)電壓值之下時(shí)，電源再次上電，此時(shí)芯片的上電復(fù)位電路無(wú)法正常工作。從而導(dǎo)致數(shù)字單元部分和部分模擬部分無(wú)法在上電之初回復(fù)到初始值，寄存器內(nèi)無(wú)法復(fù)位，以至于電路的初始值就是錯(cuò)誤的，最終的輸出也是錯(cuò)誤的，導(dǎo)致芯片異常工作。

【發(fā)明內(nèi)容】

[0003]為了解決上述問(wèn)題，本發(fā)明提供了一種漏電電路，其能夠快速卸放電源到地之間電容存儲(chǔ)的電荷，保證芯片正常工作。
[0004]其技術(shù)方案是這樣的:一種漏電電路，其包括電容，所述電容一端接地，其特征在于，所述電容另一端連接第一 NMOS管的柵極、第一 PMOS管的漏極和柵極，所述第一 NMOS管的源極極地、漏極連接電阻一端，所述電阻另一端和所述第一 PMOS管的源極相連后連接電源VDD0
[0005]其進(jìn)一步特征在于，所述電容通過(guò)第三POMS管連接所述第一PMOS管，所述第三PMOS管的柵極連接EN使能信號(hào)、漏極連接所述電容另一端、源極連接所述第一 PMOS管的漏極和柵極；
所述第三POMS管與所述第一 PMOS管之間至少串聯(lián)一個(gè)第二 PMOS管；
所述第一 NMOS管的柵極連接第二 NMOS管的漏極，所述第二 NMOS管的柵極連接EN使能信號(hào)、源極接地。
[0006]采用本發(fā)明的電路后，由于電阻和第一NMOS管的柵極相連的點(diǎn)的電壓通過(guò)電容連接到地，所以該點(diǎn)電壓不會(huì)馬上變成0，而是經(jīng)過(guò)一個(gè)緩慢的過(guò)程才變成0，從而第一 NMOS管不會(huì)馬上關(guān)閉，電源VDD通過(guò)電阻、第一匪OS管構(gòu)成通路與地相連接，使得電源到地之間的電容上面存儲(chǔ)的電荷得以快速卸放掉，所以電源VDD的電壓也會(huì)很快降到一個(gè)很低水平，保證POR電路正常工作。
【附圖說(shuō)明】
[0007]圖1為本發(fā)明電路連接POR電路模塊示意圖；
圖2*C_LEAKAGE點(diǎn)電壓變化情況示意圖；
圖3為有無(wú)本發(fā)明漏電電路的VDD兩種變化情況不意圖；
圖4為有無(wú)本發(fā)明漏電電路的POR兩種輸出變化情況示意圖。
【具體實(shí)施方式】
[0008]見(jiàn)圖1，圖2，圖3，圖4所示，一種漏電電路，其包括電容3_1，電容3_1 —端接地，電容3_1另一端連接第三PMOS管1_3的漏極、第一匪OS管2_1的柵極、第二 NMOS管2_2的漏極，第三PMOS管1_3的柵極連接EN使能信號(hào)、源極串聯(lián)第二 PMOS管1_2和第一 PMOS管Ij后連接電源VDD，第一NMOS管2_1的源極極地、漏極連接電阻4_1 一端，電阻4_1另一端連接電源VDD，第二NMOS管2_2的柵極連接EN使能信號(hào)、源極接地。電源VDD連接POR電路模塊。圖中電阻4_1和第一 NMOS管2_1的柵極相連的點(diǎn)為C_LEAKAGE點(diǎn)。第三PMOS管1_3和第二 NMOS管2_2受到EN信號(hào)控制，主要作用是當(dāng)電路需要關(guān)斷時(shí)，切斷漏電模塊，這樣可以減小電路關(guān)斷模塊的電流消耗。
[0009]從圖3可以看出，當(dāng)電源突然掉電，加入本發(fā)明漏電電路的電源電壓會(huì)在123.5ms從2.8V掉到0.5V，而沒(méi)有加入本發(fā)明漏電電路的電源的電壓在1s只能從2.8V掉到2.3V。如果電路的最低工作電壓是2.6V，P0R最低的工作電壓是0.8V，那么如果電路在掉電1S就繼續(xù)工作會(huì)導(dǎo)致芯片的POR無(wú)法工作。如上所述，導(dǎo)致芯片異常工作。同時(shí)可以通過(guò)調(diào)節(jié)電阻4_1的大小來(lái)調(diào)節(jié)VDD下降的速度。
[0010]圖4給出的是在電源掉電的情況下，不存在漏電模塊和存在漏電模塊的POR輸出波形。圖中可以看出，上電之初，由于電容上沒(méi)有電荷的存在，所以?xún)煞N電路均可以完成復(fù)位；但當(dāng)電源掉電之后，沒(méi)有本發(fā)明漏電電路的已經(jīng)無(wú)法再次復(fù)位，而存在本發(fā)明漏電電路的還是可以正常完成上電復(fù)位工作，保證電路的正常工作。
【主權(quán)項(xiàng)】
1.一種漏電電路，其包括電容，所述電容一端接地，其特征在于，所述電容另一端連接第一匪OS管的柵極、第一 PMOS管的漏極和柵極，所述第一 NMOS管的源極極地、漏極連接電阻一端，所述電阻另一端和所述第一 PMOS管的源極相連后連接電源VDD。2.根據(jù)權(quán)利要求1所述的一種漏電電路，其特征在于，所述電容通過(guò)第三POMS管連接所述第一 PMOS管，所述第三PMOS管的柵極連接EN使能信號(hào)、漏極連接所述電容另一端、源極連接所述第一 PMOS管的漏極和柵極。3.根據(jù)權(quán)利要求2所述的一種漏電電路，其特征在于，所述第三POMS管與所述第一PMOS管之間至少串聯(lián)一個(gè)第二 PMOS管。4.根據(jù)權(quán)利要求1所述的一種漏電電路，其特征在于，所述第一匪OS管的柵極連接第二NMOS管的漏極，所述第二 NMOS管的柵極連接EN使能信號(hào)、源極接地。
【文檔編號(hào)】H02M1/32GK105915040SQ201610400995
【公開(kāi)日】2016年8月31日
【申請(qǐng)日】2016年6月8日
【發(fā)明人】楊超, 張仁富, 馬輝
【申請(qǐng)人】無(wú)錫思泰迪半導(dǎo)體有限公司