一種音頻功放啟動(dòng)充電電路的制作方法
【專利摘要】本實(shí)用新型公開了一種音頻功放啟動(dòng)充電電路，包括充電控制模塊，充電控制模塊包括電源、兩個(gè)比較器、短脈沖模塊、移位寄存器、兩個(gè)延遲模塊、三個(gè)電阻、電容、第一反相器、三個(gè)第一與門、四個(gè)恒流電流源以及九個(gè)開關(guān)。本實(shí)用新型通過同時(shí)對(duì)旁路電容和輸入隔直電容快速充電，以及，以旁路電容的電壓為基準(zhǔn)對(duì)輸入隔直電容進(jìn)行精確充電，有效減小了啟動(dòng)時(shí)間和精確控制兩個(gè)電容的電壓，從而實(shí)現(xiàn)在不同外圍電路情況下達(dá)到相同防Pop音的效果。
【專利說明】—種音頻功放啟動(dòng)充電電路【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種音頻功放啟動(dòng)過程中對(duì)隔直電容及旁路電容充電的電路。
【背景技術(shù)】
[0002]音頻功放在從休眠狀態(tài)切換到正常工作狀態(tài)的過程中，由于輸入隔直電容和旁路電容充電的不平衡，會(huì)在輸出端產(chǎn)生一個(gè)瞬態(tài)的信號(hào)，這個(gè)信號(hào)表現(xiàn)為人耳可聞的Pop聲。為了避免出現(xiàn)Pop聲，現(xiàn)有的技術(shù)在功放啟動(dòng)時(shí)使用一啟動(dòng)充電電路對(duì)旁路電容快速充電，使用一比較器檢測(cè)旁路電容電壓是否達(dá)到工作電壓，另使用一計(jì)數(shù)器進(jìn)行計(jì)時(shí)，時(shí)長(zhǎng)為T。輸入隔直電容則是通過功放本身控制共模部分的電路進(jìn)行充電。充電時(shí)功放保持靜默狀態(tài)，當(dāng)旁路電容充電結(jié)束后，計(jì)數(shù)器開始計(jì)時(shí)，以等待輸入隔直電容達(dá)到工作電壓。計(jì)數(shù)器計(jì)數(shù)終止后，取消對(duì)功率輸出的禁止，進(jìn)入正常工作狀態(tài)。
[0003]然而，現(xiàn)有技術(shù)的啟動(dòng)充電電路存在缺陷:由于輸入隔直電容會(huì)連接一輸入電阻后接入芯片管腳。在充電時(shí)，芯片端檢測(cè)到的電壓與電容的實(shí)際電壓有一定的差值?，F(xiàn)有技術(shù)是通過充電結(jié)束后等待一固定時(shí)長(zhǎng)T讓它達(dá)到工作電壓，但該電壓差的大小隨芯片外圍電路的不同會(huì)有較大差異，電壓差越大，達(dá)到工作電壓的時(shí)間越長(zhǎng)。即存在當(dāng)?shù)却龝r(shí)間T結(jié)束后該電壓差仍舊會(huì)較大的情況,此時(shí)該電壓差就被功放輸出到揚(yáng)聲器，形成Pop聲,從而影響實(shí)際的防Pop音效果。這成為本 申請(qǐng)人:致力于解決的問題。

【發(fā)明內(nèi)容】

[0004]本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的缺陷而提供一種音頻功放啟動(dòng)充電電路，能有效減小啟動(dòng)時(shí)間和精確控制兩個(gè)電容的電壓，從而實(shí)現(xiàn)在不同外圍電路情況下達(dá)到相同防Pop音的效果。
[0005]實(shí)現(xiàn)上述目的的技術(shù)方案是:
[0006]一種音頻功放啟動(dòng)充電電路，外接由外部電阻和輸入隔直電容組成的阻容網(wǎng)絡(luò)以及旁路電容，所述啟動(dòng)充電電路包括充電控制模塊(101);
[0007]所述充電控制模塊(101)包括電源、第一比較器(201)、第二比較器(202)、短脈沖模塊(701)、移位寄存器(801)、第一延遲模塊(401)、第二延遲模塊(402)、第一電阻(301)、第二電阻(302)、第三電阻(303)、電容(403)、第一反相器(601)、第一與門(602)、第二與門(603)、第三與門(604)、第一恒流電流源(901)、第二恒流電流源(902)、第三恒流電流源(903)和第四恒流電流源(904)，以及九個(gè)具有兩個(gè)信號(hào)端和一個(gè)控制端的的開關(guān):第一開關(guān)(501)、第二開關(guān)(502)、第三開關(guān)(503)、第四開關(guān)(504)、第五開關(guān)(505)、第六開關(guān)(506)、第七開關(guān)(507)、第八開關(guān)(508)和第九開關(guān)(509)，其中:
[0008]所述第一電阻(301)—端連接所述電源，另一端通過所述第二電阻(302)接地；所述第一電阻(301)和第二電阻(302)的公共端輸出基準(zhǔn)電壓Vref ；
[0009]所述第一比較器(201)的反相端連接所述第一電阻(301)和第二電阻(302)的公共端，正相端連接所述旁路電容，輸出端分別連接所述第一反相器(601)的輸入端、第一延遲模塊(401)的輸入端、第二延遲模塊(402)的輸入端、第三開關(guān)(503)的控制端、第七開關(guān)(507)的控制端、第八開關(guān)(508)的控制端以及第一比較器(201)的一個(gè)控制端；所述第一比較器(201)接收系統(tǒng)復(fù)位信號(hào)Reset ；
[0010]所述第一反相器(601)輸出端分別連接所述第一開關(guān)(501)的控制端和第二開關(guān)(502)的控制端；
[0011]所述第一開關(guān)(501)的一個(gè)信號(hào)端連接所述旁路電容，另一信號(hào)端連接所述外部電阻；
[0012]所述第二開關(guān)(502)的一個(gè)信號(hào)端連接所述旁路電容，另一信號(hào)端連接所述第一恒流電流源(901)的一端，第一恒流電流源(901)的另一端連接所述電源；
[0013]所述第三開關(guān)(503)的一個(gè)信號(hào)端連接所述旁路電容，另一信號(hào)端連接所述第一電阻(301)和第二電阻(302)的公共端；
[0014]所述第二比較器(202)的一個(gè)控制端連接所述第一延遲模塊(401)的輸出端，反相端連接所述第八開關(guān)(508)的一個(gè)信號(hào)端相連，第八開關(guān)(508)的另一個(gè)信號(hào)端連接所述旁路電容；所述第二比較器(202)的正相端與所述第七開關(guān)(507)的一個(gè)信號(hào)端相連，第七開關(guān)(507)的另一個(gè)信號(hào)端連接所述外部電阻；所述第二比較器(202)的輸出端與所述短脈沖模塊(701)的輸入端相連；所述第二比較器(202)接收系統(tǒng)復(fù)位信號(hào)Reset ；
[0015]所述移位寄存器(801)含三個(gè)輸入端和三個(gè)輸出端，一個(gè)輸入端連接所述短脈沖模塊(701)的輸出端,一個(gè)輸入端連接第二延遲模塊(402)的輸出端,一個(gè)輸入端接收系統(tǒng)復(fù)位信號(hào)Reset ；
[0016]所述第九開關(guān)(509)的控制端連接所述短脈沖模塊(701)的輸出端，第九開關(guān)(509 )的兩個(gè)信號(hào)端與所述電容(403 )的兩端一一連接；所述電容(403 ) —端通過所述第三電阻(303)連接所述電源，另一端接地；
[0017]所述第一與門(602)、第二與門(603)和第三與門(604)各自的一個(gè)輸入端與所述移位寄存器(801)的三個(gè)輸出端一一連接，各自的另一個(gè)輸入端均連接所述第三電阻(303)和電容(403)的公共端；
[0018]所述第四開關(guān)(504)的控制端連接所述第一與門(602)的輸出端，一個(gè)信號(hào)端連接所述外部電阻，另一信號(hào)端連接所述第二恒流電流源(902)的一端，第二恒流電流源
(902)的另一端連接所述電源；
[0019]所述第五開關(guān)(505)的控制端連接所述第二與門(602)的輸出端，一個(gè)信號(hào)端連接所述外部電阻，另一信號(hào)端連接所述第三恒流電流源(903)的一端，第三恒流電流源
(903)的另一端連接所述電源；
[0020]所述第六開關(guān)(506)的控制端連接所述第三與門(603)的輸出端，一個(gè)信號(hào)端連接所述外部電阻，另一信號(hào)端連接所述第四恒流電流源(904)的一端，第四恒流電流源
(904)的另一端連接所述電源。
[0021]上述的音頻功放啟動(dòng)充電電路，其中，所述短脈沖模塊(701)的輸入由低電平翻成高電平時(shí)，輸出一脈沖信號(hào)，輸入由高電平翻成低電平時(shí)，輸出沒有變化。
[0022]上述的音頻功放啟動(dòng)充電電路，其中，所述移位寄存器(801)在所述短脈沖模塊(701)輸出的脈沖信號(hào)的每個(gè)上升沿時(shí)將一個(gè)邏輯“O”順序移入三個(gè)輸出中的一個(gè)。[0023]上述的音頻功放啟動(dòng)充電電路，其中，所述第一延遲模塊(401)的延遲時(shí)間小于所述第二延遲模塊(402)的延遲時(shí)間。
[0024]上述的音頻功放啟動(dòng)充電電路，其中，所述第一恒流電流源(901)、第二恒流電流源(902)、第三恒流電流源(903)和第四恒流電流源(904)各自的充電電流分別為I chr 1、I chr2、I chr3 和 I chr4，I chr I 大于 5 倍的 I chr2、I chr3 以及 I chr4 之和，并且Ichr2 ^ 5*Ichr3 ^ 5*Ichr4。
[0025]上述的音頻功放啟動(dòng)充電電路，其中，所述短脈沖模塊(701)包括第四與門(1001)、第二、第三、第四反相器(1101、1102、1103)及第一對(duì)地電容(1201)，其中:
[0026]第四與門(1001)的一輸入端與短脈沖模塊(701)的輸入及第二反相器(1101)的輸入端相連，第二反相器(1101)的輸出連接第三反相器(1102)的輸入，第三反相器(1102)的輸出連接第四反相器(1103)的輸入及第一對(duì)地電容(1201)的一端,第一對(duì)地電容(1201)的另一端接地。第四反相器(1103)的輸出連接第四與門(701)的另一輸入端；第四與門(1001)的輸出連接短脈沖模塊(701)的輸出。
[0027]上述的音頻功放啟動(dòng)充電電路，其中，所述第一延遲模塊(401)和第二延遲模塊
(402)均包括η個(gè)串聯(lián)的反相器以及第二對(duì)地電容(1202)，n為偶數(shù)；第二對(duì)地電容(1202)的一端接某相鄰兩個(gè)反相器的相接端，另一端接地。
[0028]本實(shí)用新型的有益效果是:本實(shí)用新型通過簡(jiǎn)單、有效、合理的電路結(jié)構(gòu)，在系統(tǒng)充電過程中依次實(shí)現(xiàn)快速充電和精確充電，降低了充電等待時(shí)間，同時(shí)通過分步降低的充電電流達(dá)到精確充電的目的 ，從而湮滅了音頻應(yīng)用中的pop聲。而且，由于充電過程不依賴固定時(shí)長(zhǎng)的等待周期，使得在不同外圍電容應(yīng)用時(shí)，系統(tǒng)仍舊可以得到一致的pop抑制能力，提升了系統(tǒng)的適用性。
【專利附圖】

【附圖說明】
[0029]圖1是本實(shí)用新型的音頻功放啟動(dòng)充電電路的電路圖；
[0030]圖2是短脈沖模塊的輸入輸出波形圖；
[0031]圖3是移位寄存器的輸入輸出波形圖；
[0032]圖4是本實(shí)用新型中短脈沖模塊的一種具體結(jié)構(gòu)圖；
[0033]圖5是本實(shí)用新型中延遲模塊的一種具體結(jié)構(gòu)圖；
[0034]圖6是本實(shí)用新型的音頻功放啟動(dòng)充電電路的工作原理的整體時(shí)序圖；
[0035]圖7是本實(shí)用新型中短脈沖模塊的內(nèi)部時(shí)序圖。
【具體實(shí)施方式】
[0036]下面將結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明。
[0037]本實(shí)用新型作用于外部電阻Rin和輸入隔直電容Cin組成的阻容網(wǎng)絡(luò)以及旁路電容Cbp，主要分兩個(gè)充電階段:
[0038]快速充電階段，同時(shí)對(duì)旁路電容Cbp和輸入隔直電容Cin快速充電，具體指:向旁路電容Cbp及外部電阻Rin和輸入隔直電容Cin組成的阻容網(wǎng)絡(luò)輸出一恒定充電電流Ichrl,并檢測(cè)旁路電容Cbp上的電壓Vchrl與基準(zhǔn)電壓Vref的差值；當(dāng)Vchrl大于Vref時(shí)，將Vchrl固定為Vref，斷掉恒定充電電流Ichrl，使得阻容網(wǎng)絡(luò)上的電壓Vchr2回落到輸入隔直電容Cin的真實(shí)電壓，進(jìn)入下一階段；
[0039]精確充電階段，以旁路電容Cbp的電壓為基準(zhǔn)對(duì)輸入隔直電容Cin進(jìn)行精確充電，具體指:向外部電阻Rin和輸入隔直電容Cin組成的阻容網(wǎng)絡(luò)輸出恒定充電電流Ichr2、I chr 3和Ichr4，同時(shí)通過比較器比較該阻容網(wǎng)絡(luò)上的電壓Vchr2與旁路電容上的電壓Vchrl，然后根據(jù)比較器的響應(yīng)調(diào)整輸出充電電流，直至啟動(dòng)充電結(jié)束。具體指:
[0040]當(dāng)Vchr2等于Vchrl時(shí),斷掉恒定充電電流Ichr2、Ichr3和Ichr4,使得Vchr2回落到輸入隔直電容Cin的真實(shí)電壓；
[0041]然后，僅向外部電阻Rin和輸入隔直電容Cin組成的阻容網(wǎng)絡(luò)輸出恒定充電電流I chr 3 和 I chr 4 ；
[0042]當(dāng)Vchr2再次等于Vchrl時(shí),斷掉恒定充電電流Ichr3和Ichr4,使得Vchr2再次回落到輸入隔直電容Cin的真實(shí)電壓；
[0043]然后，僅向外部電阻Rin和輸入隔直電容Cin組成的阻容網(wǎng)絡(luò)輸出恒定充電電流Ichr4 ；
[0044]最后，當(dāng)Vchr2再次等于Vchrl時(shí)，斷掉恒定充電電流Ichr4,充電結(jié)束。
[0045]請(qǐng)參閱圖1，本實(shí)用新型的首頻功放啟動(dòng)充電電路，包括充電控制t旲塊101 ；
[0046]充電控制模塊101包括電源(圖中未示)、第一比較器201、第二比較器202、短脈沖模塊701、移位寄存器801、第一延遲模塊401、第二延遲模塊402、第一電阻301、第二電阻302、第三電阻303和電容403，以及第一反相器601、第一與門602、第二與門603、第三與門604四個(gè)邏輯門電路，以及第一恒流電流源901、第二恒流電流源902、第三恒流電流源903和第四恒流電流源904四個(gè)電流源，以及九個(gè)具有兩個(gè)信號(hào)端和一個(gè)控制端的的開關(guān)--第一開關(guān)501、第二開關(guān)502、第三開關(guān)503、第四開關(guān)504、第五開關(guān)505、第六開關(guān)506、第七開關(guān)507、第八開關(guān)508和第九開關(guān)`509，其中:
[0047]第一電阻301—端連接電源，另一端通過第二電阻302連接到地；第一電阻301和第二電阻302組成一分壓網(wǎng)絡(luò)，產(chǎn)生基準(zhǔn)電壓Vref，由第一電阻301和第二電阻302的公共端輸出；
[0048]第一比較器201的反相端與第一電阻301和第二電阻302的公共端相連，第一比較器201的正相端連接旁路電容Cbp,第一比較器201的輸出端輸出邏輯信號(hào)Vcmpl,第一比較器201的輸出端分別與第一反相器601的輸入端、第一延遲模塊401的輸入端、第二延遲模塊402的輸入端、第三開關(guān)503的控制端、第七開關(guān)507的控制端、第八開關(guān)508的控制端以及第一比較器201的一個(gè)控制端相連；第一比較器201還接收系統(tǒng)復(fù)位信號(hào)Reset ；
[0049]第一反相器601的輸入端連接第一比較器201的輸出端,第一反相器601的輸出端產(chǎn)生Vcmpln的邏輯信號(hào)，第一反相器601的輸出端分別與第一開關(guān)501的控制端和第二開關(guān)502的控制端相連；
[0050]第一開關(guān)501的控制端連接第一反相器601的輸出端,第一開關(guān)501的一個(gè)信號(hào)端連接旁路電容Cbp，第一開關(guān)501的另一信號(hào)端連接外部電阻Rin ；
[0051]第二開關(guān)502的控制端連接第一反相器601的輸出端，第一開關(guān)501的一個(gè)信號(hào)端連接旁路電容Cbp,第一開關(guān)501的另一信號(hào)端連接第一;〖亙流電流源901的一端,第一;I'M流電流源901的另一端連接到電源；
[0052]第三開關(guān)503的控制端連接第一反相器601的輸出端,第三開關(guān)503的一個(gè)信號(hào)端連接旁路電容Cbp，第三開關(guān)503的另一信號(hào)端連接第一電阻301和第二電阻302的公共端;
[0053]第一延遲模塊401的輸入端連接第一比較器201的輸出端,第一延遲模塊401的輸出端產(chǎn)生Vdyl信號(hào)并與第二比較器202的一個(gè)控制端相連；
[0054]第二延遲模塊402的輸入端連接第一比較器201的輸出端，第二延遲模塊402的輸出端產(chǎn)生Vset信號(hào)與移位寄存器801相連；
[0055]第二比較器202的反相端與第八開關(guān)508的一個(gè)信號(hào)端相連,第八開關(guān)508的另一個(gè)信號(hào)端連接旁路電容Cbp ;第二比較器202的正相端與第七開關(guān)507的一個(gè)信號(hào)端相連，第七開關(guān)507的另一個(gè)信號(hào)端連接外部電阻Rin。第二比較器202的輸出端產(chǎn)生Vcmp2信號(hào)并與短脈沖模塊701的輸入端相連，第二比較器202還接收系統(tǒng)復(fù)位信號(hào)Reset ;短脈沖模塊701的輸入端連接第二比較器202的輸出端，短脈沖模塊701的輸出端分別與移位寄存器801的輸入端以及第九開關(guān)509的控制端相連接；第九開關(guān)509的一個(gè)信號(hào)端與第三電阻303和電容403的公共端相連接，該公共端輸出Vpul2 ;第九開關(guān)509的另一信號(hào)端與電容403的另一端相接后接地；第三電阻303的另一端連接電源；短脈沖模塊701的功能為:當(dāng)輸入由低電平翻成高電平時(shí)，輸出一寬度為T2的脈沖信號(hào),輸入由高電平翻成低電平時(shí)，輸出沒有變化，信號(hào)如圖2所示；
[0056]移位寄存器801的三個(gè)輸入端分別連接短脈沖模塊701的輸出端、第二延遲模塊402的輸出端以及系統(tǒng)復(fù)位信號(hào)Reset，三個(gè)輸出端分別連接第一與門602、第二與門603和第三與門604，分別輸出Q1、Q2、Q3三位邏輯信號(hào)；移位寄存器801的功能為:若系統(tǒng)Reset信號(hào)為邏輯“1”，QU Q2、Q3均被重置為邏輯“O” ;若系統(tǒng)Reset信號(hào)為邏輯“0”，移位寄存器801進(jìn)入正常工作模式，當(dāng)正常工作時(shí)，首先Vset輸入邏輯“1”，Ql、Q2、Q3均被置位為邏輯“1”，然后對(duì)輸入Vpull的上升沿進(jìn)行響應(yīng)，即在Vpull每個(gè)上升沿時(shí)將一個(gè)邏輯“O”順序移入Q1、Q2、Q3中的一位，信號(hào)如圖3所示；
[0057]第一與門602的兩個(gè)輸入端分別連接移位寄存器801的輸出Ql及第三電阻303和電容403的公共端,第一與門602的輸出端輸出Vcrtl信號(hào)并與與第四開關(guān)504的控制端相連；第四開關(guān)504的一個(gè)信號(hào)端與外部電阻Rin相連，另一信號(hào)端與第二恒流電流源902的一端相連，第二恒流電流源902的另一端連接到電源；
[0058]第二與門603的兩個(gè)輸入端分別連接移位寄存器801的輸出Q2及第三電阻303和電容403的公共端,第二與門603的輸出端輸出Vcrt2信號(hào)并與第五開關(guān)505的控制端相連；第五開關(guān)505的一個(gè)信號(hào)端與外部電阻Rin相連,另一信號(hào)端與第三恒流電流源903的一端相連，第三恒流電流源903的另一端連接到電源；
[0059]第三與門604的兩個(gè)輸入端分別連接移位寄存器801的輸出Q3及第三電阻303和電容403的公共端，第三與門604的輸出端輸出Vcrt3信號(hào)并與第六開關(guān)506的控制端相連；第六開關(guān)506的一個(gè)信號(hào)端與外部電阻Rin相連,另一信號(hào)端與第四恒流電流源904的一端相連，第四恒流電流源904的另一端連接到電源。
[0060]本實(shí)施例中，短脈沖模塊701由第四與門1001、第二、第三、第四反相器1101、1102、1103及第一對(duì)地電容1201構(gòu)成，參閱圖4，其中:
[0061]第四與門1001的輸入端Al與短脈沖模塊701的輸入IN及第二反相器1101的輸入端相連，第二反相器1101的輸出連接第三反相器1102的輸入，第三反相器1102的輸出連接第四反相器1103的輸入及第一對(duì)地電容1201的一端，第一對(duì)地電容1201的另一端接地。第四反相器1103的輸出連接第四與門701的另一輸入端A2。第四與門1001的輸出連接短脈沖模塊701的輸出OUT。
[0062]本實(shí)施例中，第一延遲模塊401和第二延遲模塊402均由第五反相器1104、第六反相器1105、第七反相器1106、第八反相器1107等η (η為偶數(shù))個(gè)反相器串聯(lián)及第二對(duì)地電容1202構(gòu)成，第二對(duì)地電容(1202)的一端接某相鄰兩個(gè)反相器的相接端，另一端接地；參閱圖5。
[0063]本實(shí)用新型的音頻功放啟動(dòng)充電電路的工作原理如下:
[0064]在上電初始,第一比較器201和移位寄存器801首先接收系統(tǒng)Reset信號(hào),第一比較器201的輸出Vcmpl以及移位寄存器801的輸出Ql、Q2、Q3均被置為邏輯“O”。系統(tǒng)進(jìn)入快速充電階段。
[0065]在快速充電階段，第一比較器201的輸出Vcmpl為邏輯“0”，第一延遲模塊401的輸出Vdyl為邏輯“0”，第二比較器202關(guān)斷，第二比較器202的輸出Vcmp2下拉為邏輯“O”電平。第二延遲402的輸出Vset為邏輯“0”，移位寄存器801保持系統(tǒng)復(fù)位時(shí)的輸出，即Q1、Q2、Q3均為邏輯“0”，第一與門602、第二與門603和第三與門604的輸出Vctrl、Vctr2、Vctr3均為邏輯“O”。第一反相器601的輸出Vcmpln為邏輯“ 1”，第一開關(guān)501、第二開關(guān)502導(dǎo)通，旁路電容Cbp和外部電阻Rin由第一開關(guān)501短接，第一恒流電流源901通過第二開關(guān)502對(duì)旁路電容Cbp和輸入隔直電容Cin充電，旁路電容Cbp上的電壓Vchrl以及外部電阻Rin和輸入隔直電容Cin組成的阻容網(wǎng)絡(luò)上的電壓Vchr2隨之抬升，充電電流大小為Ichrl。此時(shí),Vchrl等于Vchr2。但是由于Ichrl很大，因此Rin上的壓降也很大,旁路電容Cbp上的電壓與輸入隔直電容Cin上的實(shí)際電壓存在較大差異；在快速充電階段，第三開關(guān)503、第四開關(guān)504、第五開關(guān)505、第六開關(guān)506、第七開關(guān)507、第八開關(guān)508和第九開關(guān)509斷開。因此，第二比較器202仍舊輸出邏輯“0”，第二恒流電流源902、第三恒流電流源903、第四恒流電流源904不起作用。
[0066]當(dāng)旁路電容Cbp上的電壓Vchrl大于基準(zhǔn)電壓Vref時(shí)，第一比較器201翻轉(zhuǎn)，Vcmpl變?yōu)檫壿嫛?”，VcmpIn變?yōu)檫壿嫛癘”。Vcmpl同時(shí)返回第一比較器201，將第一比較器201的輸出鎖定為邏輯“I”。第一開關(guān)501和第二開關(guān)502斷開，充電電流變?yōu)镺。第三開關(guān)503導(dǎo)通，Vchrl與Vref短接，這樣旁路電容Cbp上的電壓保持在Vref。由于充電電流為0，即外部電阻Rin上的電壓降為0，Vchr2回落為輸入隔直電容Cin上的真實(shí)電壓，即有Vchrl大于Vchr2 ;系統(tǒng)進(jìn)入精確充電階段。
[0067]在精確充電階段，Vcmpl由邏輯“O”翻轉(zhuǎn)為邏輯“1”，第一延遲模塊401的輸出Vdyl、第二延遲模塊402的輸出Vset延遲一小段時(shí)間后同樣翻轉(zhuǎn)為邏輯“1”，第七開關(guān)507、第八開關(guān)508導(dǎo)通。旁路電容Cbp上的電壓Vchrl送入第二比較器202的反相端,輸入隔直電容Cin上的實(shí)際電壓Vchr2送入第二比較器202的正相端；第一延遲模塊401和第二延遲模塊402的作用是等待第一比較器201正反相兩輸入端的電壓穩(wěn)定后再讓后續(xù)電路工作。并且，第一延遲模塊401的延遲時(shí)間較第二延遲模塊402短，即第二比較器202先進(jìn)入正常工作模式，然后移位寄存器801再進(jìn)行置位。
[0068]當(dāng)Vdyl翻為邏輯“1”，第二比較器202進(jìn)入正常工作模式。由于此時(shí)Vchrl大于Vchr2，則Vcmp2仍舊輸出邏輯“O”。短脈沖模塊701的輸出Vpull保持邏輯“O”。[0069]當(dāng)Vset翻轉(zhuǎn)為邏輯“1”，移位寄存器801的輸出Ql、Q2、Q3被置位為邏輯“I”。此時(shí)，Vpull保持邏輯“0”，第九開關(guān)509關(guān)斷，Vpul2為邏輯“I”。因此，第一與門602、第二與門603和第三與門604的各自輸出Vctrl、Vctr2、Vctr3均翻轉(zhuǎn)為邏輯“1”，第四開關(guān)504、第五開關(guān)505和第六開關(guān)506導(dǎo)通，第二恒流電流源902、第三恒流電流源903和第四恒流電流源904同時(shí)對(duì)輸入隔直電容Cin充電。充電電流大小為Ichr2、I chr 3, Ichr4之和，Vchr2隨之再次上升。當(dāng)Vchr2等于Vchrl時(shí),第二比較器202翻轉(zhuǎn)，Vcmp2輸出邏輯“1”，Vpull輸出一脈沖電平，移位寄存器801在脈沖電平上升沿將Ql置為邏輯“0”，Q2、Q3保持邏輯“ I ”不變。在脈沖電平Vpul I為邏輯“ I ”時(shí)，第九開關(guān)509導(dǎo)通，Vpul2拉至低電平，Vctrl、Vctr2、Vctr3均翻轉(zhuǎn)為邏輯“0”，外部電阻Rin端充電電流為0，Vchr2再次回落到輸入隔直電容Cin的真實(shí)電壓。當(dāng)脈沖電平Vpull翻轉(zhuǎn)為邏輯“O”時(shí)，第一與門602、第二與門603、第三與門604將Q1、Q2、Q3輸出，即Vctrl為邏輯“0”，Vctr2翻轉(zhuǎn)為邏輯“ 1”，Vctr3翻轉(zhuǎn)為邏輯“I”。第二恒流電流源902斷開，第三恒流電流源903和第四恒流電流源904同時(shí)對(duì)輸入隔直電容Cin充電。充電電流大小為1(:1^3、1(31^4之和，￥(31^2隨之再次上升。當(dāng)Vchr2再次等于Vchrl時(shí)，重復(fù)上述過程，移位寄存器801在脈沖電平上升沿將Q1、Q2置為邏輯“0”，Q3保持邏輯“I”不變。待脈沖電平Vpull翻轉(zhuǎn)為邏輯“O”時(shí)，Vctrl為邏輯“0”，Vctr2為邏輯“0”，Vctrf翻轉(zhuǎn)為邏輯“I”。第二恒流電流源902和第三恒流電流源903斷開，僅有第四恒流電流源904對(duì)輸入隔直電容Cin充電。充電電流大小為Ichr4，Vchr2隨之再次上升。當(dāng)Vchr2再次等于Vchrl時(shí),第二比較器202再次翻轉(zhuǎn),經(jīng)短脈沖模塊701、移位寄存器801等處理后，Vctrl、Vctr2、Vctr3均翻轉(zhuǎn)為邏輯“0”，所有的恒流電流源全部斷開，整個(gè)充電過程結(jié)束。整體時(shí)序圖可參見圖6。
[0070]在上述充電過程中，Ichrl設(shè)定為大于5倍的Ichr2、I chr 3 > I chr 4之和。Ichr2、I chr 3, Ichr4之間的電流大小關(guān)系為Ichr2≤5*Ichr3≤5*Ichr4。因此，對(duì)輸入隔直電容Cin來說，整個(gè)充電電流是分步降低的，那么充電時(shí)外部電阻Rin上的電壓降也隨之降低，若合理設(shè)置Ichr4的電流，則達(dá)到最終充電步驟時(shí)，外部電阻Rin上的壓降可控制在幾個(gè)毫伏以內(nèi)，可以忽略不計(jì)。也就是說可以認(rèn)為輸入隔直電容Cin上的真實(shí)電壓與旁路電容Cbp上的電壓相等，從而湮滅Pop聲。而且，由于Ichrl、Ichr2的電流可以較大，因此也降低了整體充電時(shí)間。再次，由于所有的充電電流源均為恒定電流，充電精度僅取決于Ichr4的大小，對(duì)于不同大小的外圍電容可以得到相同的充電精度，即可得到相同的Pop抑制能力，提高了系統(tǒng)的適用范圍。
[0071]本實(shí)施例中，短脈沖模塊701工作原理為:VCMP2信號(hào)接到第四與門1001的輸入端Al。同時(shí)，VCMP2信號(hào)經(jīng)第二至第四反相器1101，1102，1103及第一對(duì)地電容1201延遲翻轉(zhuǎn)后接到第四與門1001的另一輸入端A2，這樣A1，A2的信號(hào)同時(shí)為邏輯“ I”的時(shí)候相與就產(chǎn)生了短脈沖信號(hào)，短脈沖模塊701內(nèi)部時(shí)序圖參見圖7.[0072]第一延遲模塊401，第二延遲模塊402的工作原理為:延遲時(shí)間由串聯(lián)的反相器個(gè)數(shù)和第二對(duì)地電容大小決定。反相器個(gè)數(shù)越多，電容越大延遲時(shí)間越長(zhǎng)。具體的說，若串聯(lián)η個(gè)反相器，則延遲時(shí)間為Λ1，tl為單個(gè)門延遲時(shí)間。電容接在某一反相器的輸出端，用以延遲信號(hào)上升沿，延遲時(shí)間為t2。那么總的延遲時(shí)間為t2+n*tl。且由于η的個(gè)數(shù)為偶數(shù)，輸入信號(hào)IN與輸出信號(hào)OUT是同相位，僅被延遲t2+n*tl。
[0073]以上實(shí)施例僅供說明本實(shí)用新型之用，而非對(duì)本實(shí)用新型的限制，有關(guān)【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術(shù)方案也應(yīng)該屬于本實(shí)用新型的范疇，應(yīng)由各權(quán)利要求所限定。
【權(quán)利要求】
1.一種音頻功放啟動(dòng)充電電路，外接由外部電阻和輸入隔直電容組成的阻容網(wǎng)絡(luò)以及旁路電容，其特征在于，所述啟動(dòng)充電電路包括充電控制模塊(101); 所述充電控制模塊(101)包括電源、第一比較器(201)、第二比較器(202)、短脈沖模塊(701)、移位寄存器(801)、第一延遲模塊(401)、第二延遲模塊(402)、第一電阻(301)、第二電阻(302)、第三電阻(303)、電容(403)、第一反相器(601)、第一與門(602)、第二與門(603)、第三與門(604)、第一恒流電流源(901)、第二恒流電流源(902)、第三恒流電流源(903)和第四恒流電流源(904)，以及九個(gè)具有兩個(gè)信號(hào)端和一個(gè)控制端的的開關(guān):第一開關(guān)(501)、第二開關(guān)(502)、第三開關(guān)(503)、第四開關(guān)(504)、第五開關(guān)(505)、第六開關(guān)(506)、第七開關(guān)(507)、第八開關(guān)(508)和第九開關(guān)(509)，其中: 所述第一電阻(301)—端連接所述電源，另一端通過所述第二電阻(302)接地；所述第一電阻(301)和第二電阻(302)的公共端輸出基準(zhǔn)電壓Vref ； 所述第一比較器(201)的反相端連接所述第一電阻(301)和第二電阻(302)的公共端，正相端連接所述旁路電容，輸出端分別連接所述第一反相器(601)的輸入端、第一延遲模塊(401)的輸入端、第二延遲模塊(402)的輸入端、第三開關(guān)(503)的控制端、第七開關(guān)(507)的控制端、第八開關(guān)(508)的控制端以及第一比較器(201)的一個(gè)控制端；所述第一比較器(201)接收系統(tǒng)復(fù)位信號(hào)Reset ； 所述第一反相器(601)輸出端分別連接所述第一開關(guān)(501)的控制端和第二開關(guān)(502)的控制端； 所述第一開關(guān)(501)的一個(gè)信號(hào)端連接所述旁路電容，另一信號(hào)端連接所述外部電阻； 所述第二開關(guān)(502)的一個(gè)信號(hào)端連接所述旁路電容，另一信號(hào)端連接所述第一恒流電流源(901)的一端，第一恒流電流源(901)的另一端連接所述電源； 所述第三開關(guān)(503)的一個(gè)信號(hào)端連接所述旁路電容，另一信號(hào)端連接所述第一電阻(301)和第二電阻(302)的公共端； 所述第二比較器(202)的一個(gè)控制端連接所述第一延遲模塊(401)的輸出端，反相端連接所述第八開關(guān)(508)的一個(gè)信號(hào)端相連，第八開關(guān)(508)的另一個(gè)信號(hào)端連接所述旁路電容；所述第二比較器(202)的正相端與所述第七開關(guān)(507)的一個(gè)信號(hào)端相連，第七開關(guān)(507)的另一個(gè)信號(hào)端連接所述外部電阻；所述第二比較器(202)的輸出端與所述短脈沖模塊(701)的輸入端相連；所述第二比較器(202)接收系統(tǒng)復(fù)位信號(hào)Reset ； 所述移位寄存器(801)含三個(gè)輸入端和三個(gè)輸出端,一個(gè)輸入端連接所述短脈沖模塊(701)的輸出端,一個(gè)輸入端連接第二延遲模塊(402)的輸出端,一個(gè)輸入端接收系統(tǒng)復(fù)位信號(hào)Reset ； 所述第九開關(guān)(509)的控制端連接所述短脈沖模塊(701)的輸出端，第九開關(guān)(509)的兩個(gè)信號(hào)端與所述電容(403)的兩端一一連接；所述電容(403) —端通過所述第三電阻(303)連接所述電源，另一端接地； 所述第一與門(602)、第二與門(603)和第三與門(604)各自的一個(gè)輸入端與所述移位寄存器(801)的三個(gè)輸出端一一連接，各自的另一個(gè)輸入端均連接所述第三電阻(303)和電容(403)的公共端； 所述第四開關(guān)(504)的控制端連接所述第一與門(602)的輸出端，一個(gè)信號(hào)端連接所述外部電阻，另一信號(hào)端連接所述第二恒流電流源(902)的一端，第二恒流電流源(902)的另一端連接所述電源； 所述第五開關(guān)(505)的控制端連接所述第二與門(602)的輸出端，一個(gè)信號(hào)端連接所述外部電阻，另一信號(hào)端連接所述第三恒流電流源(903)的一端，第三恒流電流源(903)的另一端連接所述電源； 所述第六開關(guān)(506)的控制端連接所述第三與門(603)的輸出端，一個(gè)信號(hào)端連接所述外部電阻，另一信號(hào)端連接所述第四恒流電流源(904)的一端，第四恒流電流源(904)的另一端連接所述電源。
2.根據(jù)權(quán)利要求1所述的音頻功放啟動(dòng)充電電路，其特征在于，所述短脈沖模塊(701)的輸入由低電平翻成高電平時(shí)，輸出一脈沖信號(hào)，輸入由高電平翻成低電平時(shí)，輸出沒有變化。
3.根據(jù)權(quán)利要求2所述的音頻功放啟動(dòng)充電電路，其特征在于，所述移位寄存器(801)在所述短脈沖模塊(701)輸出的脈沖信號(hào)的每個(gè)上升沿時(shí)將一個(gè)邏輯“O”順序移入三個(gè)輸出中的一個(gè)。
4.根據(jù)權(quán)利要求1所述的音頻功放啟動(dòng)充電電路，其特征在于，所述第一延遲模塊(401)的延遲時(shí)間小于所述第二延遲模塊(402)的延遲時(shí)間。
5.根據(jù)權(quán)利要求1所述的音頻功放啟動(dòng)充電電路，其特征在于，所述第一恒流電流源(901)、第二恒流電流源 (902)、第三恒流電流源(903)和第四恒流電流源(904)各自的充電電流分別為 Ichrl> Ichr2、Ichr3 和 Ichr4, Ichrl 大于 5 倍的 Ichr2、Ichr3 以及 Ichr4 之和，并且 Ichr2 ^ 5*Ichr3 ^ 5*Ichr4。
6.根據(jù)權(quán)利要求1所述的音頻功放啟動(dòng)充電電路，其特征在于，所述短脈沖模塊(701)包括第四與門(1001)、第二、第三、第四反相器(1101、1102、1103)及第一對(duì)地電容(1201)，其中: 第四與門(1001)的一輸入端與短脈沖模塊(701)的輸入及第二反相器(1101)的輸入端相連，第二反相器(1101)的輸出連接第三反相器(1102)的輸入，第三反相器(1102)的輸出連接第四反相器(1103)的輸入及第一對(duì)地電容(1201)的一端,第一對(duì)地電容(1201)的另一端接地，第四反相器(1103)的輸出連接第四與門(701)的另一輸入端；第四與門(1001)的輸出連接短脈沖模塊(701)的輸出。
7.根據(jù)權(quán)利要求1所述的音頻功放啟動(dòng)充電電路，其特征在于，所述第一延遲模塊(401)和第二延遲模塊(402)均包括η個(gè)串聯(lián)的反相器以及第二對(duì)地電容(1202)，η為偶數(shù)；第二對(duì)地電容(1202)的一端接某相鄰兩個(gè)反相器的相接端，另一端接地。
【文檔編號(hào)】H03K19/0185GK203590181SQ201320724988
【公開日】2014年5月7日 申請(qǐng)日期:2013年11月15日 優(yōu)先權(quán)日:2013年11月15日
【發(fā)明者】常祥嶺 申請(qǐng)人:上海貝嶺股份有限公司