本發(fā)明涉及半導(dǎo)體，具體涉及一種抑制碳化硅器件體二極管開啟降低第三象限導(dǎo)通壓降以及提高短路耐受能力的碳化硅mosfet器件。

背景技術(shù)：

1、作為第三代半導(dǎo)體，與傳統(tǒng)的硅(si)材料相比，碳化硅(4h-sic)材料具有約3倍的禁帶寬度、10倍的臨界擊穿電場、3倍的熱導(dǎo)率以及更高的飽和漂移速度。上述優(yōu)點(diǎn)使得碳化硅基功率半導(dǎo)體器件在高溫、高壓、高頻應(yīng)用中展現(xiàn)了顯著的優(yōu)勢。

2、近年來，高壓碳化硅功率器件的市場規(guī)模逐年大幅上升，主要市場應(yīng)用包括光伏、電源、電動(dòng)/混動(dòng)汽車、充電樁、風(fēng)電、軌道交通、以及電機(jī)驅(qū)動(dòng)等。與硅基igbt功率器件相比，碳化硅基功率器件由于更高的工作頻率和更小的系統(tǒng)體積部分替代了硅基igbt的應(yīng)用場景，在碳化硅襯底成本不斷降低的大背景下，碳化硅基功率器件有望在高頻高集成度的應(yīng)用中取代硅基igbt從而進(jìn)一步推動(dòng)功率電力電子技術(shù)的發(fā)展。

3、但是在碳化硅功率器件的應(yīng)用中還有很多亟待解決的問題，由于碳化硅二極管的開啟電壓較高，在碳化硅基mosfet(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)體二極管續(xù)流的工作模式下有更高的功耗，降低了碳化硅功率器件的工作效率。目前改善該問題的主要方法是在碳化硅mosfet中集成sbd(肖特基勢壘二極管)來抑制碳化硅體二極管的開啟。但由于集成sbd在高溫下漏電高的問題極大的降低了該mosfet的短路耐受時(shí)間。除此之外由于碳化硅材料的臨界擊穿電場已經(jīng)可以和二氧化硅(sio2)介質(zhì)層的臨界擊穿電場相比擬，使得碳化硅場效應(yīng)器件的柵氧化層薄膜長期處在高電場環(huán)境下，造成了不可避免的長期可靠性問題。

技術(shù)實(shí)現(xiàn)思路

1、為了改善上述現(xiàn)有技術(shù)中碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管，本發(fā)明提出了一種抑制碳化硅器件體二極管開啟降低第三象限導(dǎo)通壓降以及提高短路耐受能力的碳化硅mosfet器件及其制造方法，該結(jié)構(gòu)的發(fā)明通過集成的硅——碳化硅異質(zhì)結(jié)實(shí)現(xiàn)低的第三象限導(dǎo)通壓降，并通過引入的jfet區(qū)域降低了器件的導(dǎo)通狀態(tài)下的飽和電流提高了短路耐受時(shí)間。除此以外，由于器件采用了分裂柵且包含p型埋層，該結(jié)構(gòu)降低了柵極和漏極的交疊面積，降低了器件的cgd提高了器件的開關(guān)速度。

2、為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明技術(shù)方案如下：

3、一種平面型碳化硅mosfet器件，包括：n+襯底11、位于襯底11上方的n-漂移區(qū)10、位于n-漂移區(qū)10上方的電流擴(kuò)展層6、位于n型漂移區(qū)10上方的帶埋層的p-阱區(qū)5、位于帶埋層的p-阱區(qū)5內(nèi)的p+源區(qū)3和n+源區(qū)4、位于帶埋層的p-阱區(qū)5上方的柵介質(zhì)8、位于柵介質(zhì)8上方的n型多晶硅2、位于n型多晶硅2上方及左右兩側(cè)的絕緣介質(zhì)9、位于電流擴(kuò)展層6上方絕緣介質(zhì)9之間的p型多晶硅7，位于p型多晶硅7、絕緣介質(zhì)9、p+源區(qū)3和n+源區(qū)4上方的源極金屬1，且源極金屬1同時(shí)與p型多晶硅7、p+源區(qū)3和n+源區(qū)4形成歐姆接觸，位于n+襯底11下方的漏極金屬12，且漏極金屬12與n+襯底11形成歐姆接觸。

4、作為優(yōu)選方式，n型多晶硅2通過版圖上的設(shè)計(jì)與柵極金屬相連，通過圍繞有源區(qū)的柵總線與多晶硅柵極形成電連接。

5、作為優(yōu)選方式，所述帶埋層的p-阱區(qū)5由多次注入形成，先由大于800kev的能量較高的注入形成埋層，使用自對準(zhǔn)工藝縮窄注入窗口后再由大于300kev小于500kev的能量較低的注入形成上層的p-阱區(qū)。

6、作為優(yōu)選方式，所述p型多晶硅7的寬度大于帶埋層的p-阱區(qū)5的間距，以形成jfet效應(yīng)。

7、作為優(yōu)選方式，器件中各摻雜類型可相應(yīng)變?yōu)橄喾吹膿诫s，即p型摻雜變?yōu)閚型摻雜的同時(shí)n型摻雜變?yōu)閜型摻雜，以形成p溝道m(xù)osfet器件。

8、本發(fā)明的第二個(gè)目的是提供一種所述平面型碳化硅mosfet器件的制造方法，包括以下步驟：

9、步驟1：清洗外延片，n型漂移區(qū)上外延或者n型離子注入形成電流擴(kuò)展層；

10、步驟2：離子注入形成p-阱區(qū)，先由大于800kev的能量較高的注入形成埋層，使用自對準(zhǔn)工藝縮窄注入窗口后再由大于300kev小于500kev的能量較低的注入形成上層的p-阱區(qū)；

11、步驟3：離子注入形成p+源區(qū)；

12、步驟4：n型離子注入形成n+源區(qū)；

13、步驟5：干氧氧化生成柵介質(zhì)，隨后在一氧化氮氛圍下的退火，淀積n型多晶硅，并按照版圖刻蝕出條形圖形或網(wǎng)狀圖形；

14、步驟6：淀積絕緣介質(zhì)并刻蝕窗口，淀積p型多晶硅，并刻蝕p型多晶硅保留窗口內(nèi)的多晶硅；

15、步驟7：刻蝕源極接觸孔、淀積金屬、合金化，刻蝕柵極接觸孔、淀積金屬、合金化，背面淀積金屬、合金化。

16、上述硅——碳化硅異質(zhì)結(jié)二極管由p型多晶硅7和電流擴(kuò)展層6構(gòu)成，其特點(diǎn)為：上述多晶硅為低濃度參雜，保證了低的導(dǎo)通損耗，并且由于更低的功函數(shù)差，其導(dǎo)通壓降小于1.7v，遠(yuǎn)小于碳化硅二極管的導(dǎo)通壓降，可以有效地屏蔽碳化硅體二極管。其次由于硅——碳化硅異質(zhì)結(jié)二極管的導(dǎo)通原理為電子隧穿為單極導(dǎo)通，這降低了器件的反向恢復(fù)并且改善了碳化硅器件的雙極退化。

17、上述jfet區(qū)域由p型多晶硅7、p-阱區(qū)的埋層構(gòu)成柵極，由電流擴(kuò)展層6構(gòu)成溝道，源極為mosfet的源極，漏極為mosfet的漏極。在短路模式下由于jfet溝道區(qū)域耗盡加劇短路飽和電流下降。除此以外，當(dāng)器件發(fā)生短路溫度上升后，硅——碳化硅異質(zhì)結(jié)硅一側(cè)會(huì)提前進(jìn)入本征激發(fā)，又由于高漏壓形成能帶彎曲電子在硅/碳化硅界面處累積，進(jìn)一步加劇了jfet溝道區(qū)域的耗盡，降低飽和電流從而大幅提升短路耐受能力。

技術(shù)特征：

1.一種平面型碳化硅mosfet器件，其特征在于，包括：n+襯底(11)、位于襯底(11)上方的n-漂移區(qū)(10)、位于n-漂移區(qū)(10)上方的電流擴(kuò)展層(6)、位于n型漂移區(qū)(10)上方的帶埋層的p-阱區(qū)(5)、位于帶埋層的p-阱區(qū)(5)內(nèi)的p+源區(qū)(3)和n+源區(qū)(4)、位于帶埋層的p-阱區(qū)(5)上方的柵介質(zhì)(8)、位于柵介質(zhì)(8)上方的n型多晶硅(2)、位于n型多晶硅(2)上方及左右兩側(cè)的絕緣介質(zhì)(9)、位于電流擴(kuò)展層(6)上方絕緣介質(zhì)(9)之間的p型多晶硅(7)，位于p型多晶硅(7)、絕緣介質(zhì)(9)、p+源區(qū)(3)和n+源區(qū)(4)上方的源極金屬(1)，且源極金屬(1)同時(shí)與p型多晶硅(7)、p+源區(qū)(3)和n+源區(qū)(4)形成歐姆接觸，位于n+襯底(11)下方的漏極金屬(12)，且漏極金屬(12)與n+襯底(11)形成歐姆接觸。

2.根據(jù)權(quán)利要求1所述的平面型碳化硅mosfet器件，其特征在于：n型多晶硅(2)通過版圖上的設(shè)計(jì)與柵極金屬相連，通過圍繞有源區(qū)的柵總線與多晶硅柵極形成電連接。

3.根據(jù)權(quán)利要求1所述的平面型碳化硅mosfet器件，其特征在于：所述帶埋層的p-阱區(qū)(5)由多次注入形成，先由大于800kev的能量較高的注入形成埋層，使用自對準(zhǔn)工藝縮窄注入窗口后再由大于300kev小于500kev的能量較低的注入形成上層的p-阱區(qū)。

4.根據(jù)權(quán)利要求1所述的抑制開關(guān)振蕩的溝槽型碳化硅mosfet器件，其特征在于：所述p型多晶硅(7)的寬度大于帶埋層的p-阱區(qū)(5)的間距，以形成jfet效應(yīng)。

5.根據(jù)權(quán)利要求1所述的平面型碳化硅mosfet器件，其特征在于：器件中各摻雜類型可相應(yīng)變?yōu)橄喾吹膿诫s，即p型摻雜變?yōu)閚型摻雜的同時(shí)n型摻雜變?yōu)閜型摻雜，以形成p溝道m(xù)osfet器件。

6.權(quán)利要求1至5任意一種所述平面型碳化硅mosfet器件的制造方法，其特征在于包括以下步驟：

技術(shù)總結(jié)
本發(fā)明提供了一種平面型碳化硅MOSFET器件及其制造方法，器件結(jié)構(gòu)包括：N+襯底、N?漂移區(qū)、帶埋層的P?阱區(qū)、N+源區(qū)、P+源區(qū)、電流擴(kuò)展層、P型多晶硅、柵介質(zhì)、絕緣介質(zhì)、N型多晶硅、柵極、源極、漏極。在傳統(tǒng)平面型MOSFET的基礎(chǔ)上引入了連接源極電位的P型埋層以及P型多晶硅，通過硅——碳化硅異質(zhì)結(jié)實(shí)現(xiàn)低的第三象限導(dǎo)通壓降，通過引入的JFET區(qū)域降低了器件的飽和導(dǎo)通電流提高了短路耐受時(shí)間。除此以外，由于器件采用了分裂柵且包含P型埋層，降低了柵極和漏極交疊的面積降低了器件的Cgd提高了器件的開關(guān)速度。

技術(shù)研發(fā)人員：鄧小川,王英倫,李春鏵,李軒,張波
受保護(hù)的技術(shù)使用者：電子科技大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8