專利名稱：一種用于olt光模塊的接收狀態(tài)恢復(fù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光通信技術(shù)領(lǐng)域，尤其涉及一種能夠讓GPON中的OLT接收完突發(fā)上行光信號(hào)后快速恢復(fù)到接收狀態(tài)的裝置。
背景技術(shù)：
GPON (Gigabit-Capable Passive Optical Network 吉比特?zé)o源光網(wǎng)絡(luò))是基于 ITU-T G. 984. X標(biāo)準(zhǔn)的最新一代寬帶無源光網(wǎng)絡(luò)接入標(biāo)準(zhǔn)，具有高帶寬，高效率，大覆蓋范圍，用戶接口豐富等眾多優(yōu)點(diǎn)，被大多數(shù)運(yùn)營商視為實(shí)現(xiàn)接入網(wǎng)業(yè)務(wù)寬帶化，綜合化改造的理想技術(shù)。GPON是一點(diǎn)到多點(diǎn)系統(tǒng)，一個(gè)OLT (Optical Line Terminal光線路終端)與多個(gè)0NU(0ptical Network Unit光網(wǎng)絡(luò)單元)通過樹形光纖鏈路連接。GPON業(yè)務(wù)是異步的， 下行規(guī)定為2. 488Gbits/s，上行定義為1. 244Gbits/s0在上行方向，從各ONU到OLT的數(shù)據(jù)傳輸采用時(shí)分多址的方式，即從ONU到OLT的業(yè)務(wù)是不連續(xù)的，由一個(gè)個(gè)突發(fā)數(shù)據(jù)包組成流向OLT的數(shù)據(jù)流，因此OLT接收部分具有突發(fā)式接收的特點(diǎn)。GPON要求的上行突發(fā)數(shù)據(jù)包的速度非常快，而傳統(tǒng)模式光接收機(jī)的數(shù)據(jù)接收其建立時(shí)間很長，遠(yuǎn)大于幾百納秒甚至幾個(gè)微秒，根本不能滿足GPON系統(tǒng)的應(yīng)用，因此GPON OLT的突發(fā)模式接收有嚴(yán)格的指標(biāo)要求，允許最大連續(xù)碼長為72比特。現(xiàn)有的GPON OLT光模塊一般采用交流耦合電路來完成突發(fā)模式接收。由于交流耦合高通濾波器濾除了接收數(shù)據(jù)中的低頻分量，會(huì)導(dǎo)致當(dāng)數(shù)據(jù)為長串連續(xù)的“1”或“0”時(shí)脈沖頂部跌落進(jìn)而產(chǎn)生失真。為防止這樣的失真，現(xiàn)有的GPON OLT光模塊一般采用一個(gè)大耦合電容器來降低低頻截止頻率。而大耦合電容器的使用，又會(huì)因其較長的充放電時(shí)間，導(dǎo)致OLT光模塊中的接收機(jī)不能對(duì)突發(fā)數(shù)據(jù)包的直流電平變化做出快速響應(yīng)。因而為了保證 OLT光模塊的響應(yīng)速度滿足GPON的要求，又在交流耦合電路中引入了高速開關(guān)芯片，用于在短時(shí)間內(nèi)將交流耦合部分的電阻兩端短接，幫助耦合電容快速放電，以滿足快速響應(yīng)的需求。高速開關(guān)芯片的開關(guān)由Reset (復(fù)位信號(hào))控制。Reset在OLT光模塊的突發(fā)光接收機(jī)中起到非常重要的作用，現(xiàn)有技術(shù)中一般都是由GPON OLT系統(tǒng)給OLT光模塊提供Reset信號(hào)，但是這樣大大增加了 GPON OLT系統(tǒng)設(shè)計(jì)的難度；同時(shí)現(xiàn)有GPON系統(tǒng)受限于光功率預(yù)算，難以滿足大分光比和長距離場(chǎng)景應(yīng)用， 若在傳輸中間級(jí)增加中繼放大器來放大傳輸信號(hào)，則中繼放大器又無法提供Reset。因此實(shí)際應(yīng)用中迫切需要一種無需OLT系統(tǒng)提供Reset信號(hào)的能夠自行恢復(fù)接收狀態(tài)的GPON OLT 光模塊。

發(fā)明內(nèi)容
針對(duì)上述問題，本發(fā)明的目的在于提供一種用于OLT光模塊的無需OLT系統(tǒng)提供 Reset信號(hào)的能夠自行恢復(fù)接收狀態(tài)的裝置。本發(fā)明的目的通過以下的技術(shù)方案來完成
一種用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，包括至少部分的用于將光信號(hào)轉(zhuǎn)換為差分電信號(hào)的 APD-TIA (Avalanche Photo Diode- Trans-impedance Amplifier,，雪崩光電二極管-跨阻放大器)，至少部分的用于對(duì)差分電信號(hào)整形并根據(jù)Reset信號(hào)恢復(fù)接收狀態(tài)的接收狀態(tài)恢復(fù)電路，至少部分的用于將整形后的差分電信號(hào)放大并轉(zhuǎn)換為Rx Data(接收數(shù)據(jù))信號(hào)的限幅放大器，還包括至少部分的用于對(duì)Rx Data信號(hào)進(jìn)行檢測(cè)輸出SD (信號(hào)檢測(cè))信號(hào)的快速SD產(chǎn)生電路，至少部分的用于根據(jù)SD信號(hào)低電平的時(shí)長輸出Reset信號(hào)的可編程邏輯電路；APD-TIA電壓端接偏置電壓，光信號(hào)經(jīng)APD-TIA轉(zhuǎn)換為差分電信號(hào)后輸入到接收狀態(tài)恢復(fù)電路；差分電信號(hào)經(jīng)接收狀態(tài)恢復(fù)電路整形后輸入到限幅放大器；整形后的差分電信號(hào)經(jīng)限幅放大器放大并轉(zhuǎn)換為Rx Data信號(hào)向外輸出，Rx Data信號(hào)還輸入到快速SD產(chǎn)生電路；快速SD產(chǎn)生電路向外輸出SD信號(hào)，SD信號(hào)還輸入到可編程邏輯器件； 可編程邏輯器件向接收狀態(tài)恢復(fù)電路輸出Reset信號(hào)。進(jìn)一步的，所述可編程邏輯器件包括非門、參考邏輯電平路、延遲邏輯電平路、第五與門；快速SD產(chǎn)生電路的SD信號(hào)經(jīng)非門反相后，同時(shí)輸入到參考邏輯電平路和延遲邏輯電平路；參考邏輯電平路輸出端連接到第五與門一端輸入端，用于將反相后的SD信號(hào)的短時(shí)序電平轉(zhuǎn)換為長時(shí)序電平；延遲邏輯電平路輸出端連接到第五與門另一端輸入端，用于對(duì)反相后的SD信號(hào)進(jìn)行延遲處理，并將反相后的SD信號(hào)的短時(shí)序電平轉(zhuǎn)換為延遲長時(shí)序電平；第五與門用于對(duì)長時(shí)序電平和延遲長時(shí)序電平進(jìn)行與運(yùn)算，輸出Reset信號(hào)?？删幊踢壿嬈骷ㄟ^對(duì)參考邏輯電平路的信號(hào)和延遲邏輯電平路的信號(hào)進(jìn)行與運(yùn)算，進(jìn)而能夠判斷連續(xù)的低電平是連續(xù)的數(shù)據(jù)“0”還是數(shù)據(jù)已接收完成后的空載狀態(tài)，防止錯(cuò)誤恢復(fù)接收狀態(tài)的情況的發(fā)生。又進(jìn)一步的，所述快速SD產(chǎn)生電路包括標(biāo)準(zhǔn)電平路，數(shù)據(jù)電平路和比較器；標(biāo)準(zhǔn)電平路輸出標(biāo)準(zhǔn)電平到比較器一端輸入端，數(shù)據(jù)電平路根據(jù)Rx Data信號(hào)的電平輸入數(shù)據(jù)電平到比較器另一端輸入端，比較器比較標(biāo)準(zhǔn)電平和數(shù)據(jù)電平后輸出SD信號(hào)。快速SD產(chǎn)生電路通過標(biāo)準(zhǔn)電平路與數(shù)據(jù)電平路的比較能夠靈敏而快速的輸出SD信號(hào)。另進(jìn)一步的，所述標(biāo)準(zhǔn)電平路包括電阻R2、電阻R3、電容Cl和數(shù)模轉(zhuǎn)換器DAC ；電阻R2 —端接電壓VCC，電阻R2另一端接比較器一端輸入端；電容Cl 一端接地，電容Cl另一端接比較器一端輸入端，數(shù)模轉(zhuǎn)換器DAC模擬電壓輸出端接電阻R3 —端，電阻R3另一端接比較器一端輸入端。標(biāo)準(zhǔn)電平路增加數(shù)模轉(zhuǎn)換器DAC能夠人為對(duì)標(biāo)準(zhǔn)電平進(jìn)行調(diào)控，便于工程調(diào)試，能夠適應(yīng)更廣泛的現(xiàn)實(shí)應(yīng)用環(huán)境。再進(jìn)一步的，所述數(shù)據(jù)電平路包括信號(hào)采樣電路，該信號(hào)采樣電路包括二極管Ql、 電容C2和電阻R4 ；二極管Ql正極輸入Rx Data信號(hào)，二極管Ql負(fù)極接比較器另一端輸入端；電容C2 —端接地，電容C2另一端接比較器另一端輸入端；電阻R4并聯(lián)在電容C2兩端。 信號(hào)采樣電路能夠快速采集Rx Data信號(hào)的電平，使SD信號(hào)產(chǎn)生速度滿足要求。還進(jìn)一步的，所述數(shù)據(jù)電平路還包括射隨器Tl和電阻Rl ；該射隨器Tl基極輸入 Rx Data信號(hào)，集電極接電壓VCC，射極接信號(hào)采樣電路中的二極管Ql正極；電阻Rl —端接地，另一端接二極管Ql正極。射隨器的使用能夠隔離Rx Data信號(hào)，從而保證后續(xù)電路所用信號(hào)的相位和幅度不失真。本發(fā)明的有益效果在于本發(fā)明的用于OLT光模塊的接收狀態(tài)恢復(fù)裝置在一般 OLT光模塊接收機(jī)中增加了快速SD產(chǎn)生電路和可編程邏輯電路，通過這兩個(gè)電路，在光模塊中自行生成了 Reset信號(hào)供接收狀態(tài)恢復(fù)電路使用，不再需要OLT系統(tǒng)提供Reset信號(hào)，從而減小了 OLT系統(tǒng)的設(shè)計(jì)復(fù)雜度，同時(shí)也能夠OLT系統(tǒng)滿足更大的分光比應(yīng)用和更遠(yuǎn)的場(chǎng)景應(yīng)用，而不用擔(dān)心增加中繼放大器使Reset信號(hào)丟失的問題；快速SD產(chǎn)生電路中的射隨器能夠防止信號(hào)失真，保證信號(hào)的準(zhǔn)確，同時(shí)DAC能夠人為調(diào)控標(biāo)準(zhǔn)電平的大小，能夠使接收狀態(tài)恢復(fù)裝置適應(yīng)更廣泛的應(yīng)用范圍；可編程邏輯器件通過參考邏輯電平路與延遲邏輯電平路的設(shè)置，能夠很好的區(qū)分連續(xù)的數(shù)據(jù)“0”和數(shù)據(jù)接收完成后的空載狀態(tài)，防止錯(cuò)誤恢復(fù)接收狀態(tài)。


圖1是本發(fā)明具體實(shí)施例的模塊化框圖2是本發(fā)明具體實(shí)施例的快速SD產(chǎn)生電路的電路結(jié)構(gòu)示意圖； 圖3是本發(fā)明具體實(shí)施例的可編程邏輯器件的邏輯電路結(jié)構(gòu)示意圖； 圖4是本發(fā)明具體實(shí)施例的信號(hào)時(shí)序示意圖。
具體實(shí)施例方式本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。本說明書(包括任何權(quán)利要求、摘要和附圖)中公開的任一特征，除非特別敘述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個(gè)特征只是一系列等效或類似特征中的一個(gè)例子而已。同時(shí)本說明書中對(duì)替代特征的描述是對(duì)等同技術(shù)特征的描述，不得視為對(duì)公眾的捐獻(xiàn)。本說明書(包括任何權(quán)利要求、摘要和附圖)中用語若同時(shí)具有一般含義與本領(lǐng)域特有含義的，如無特殊說明，均定義為本領(lǐng)域特有含義。如圖1所示，為本發(fā)明具體實(shí)施例的模塊化框圖。APD-TIA電壓端連接到由OLT光模塊的升壓電路產(chǎn)生的偏置電壓，使APD-TIA輸出端輸出差分電信號(hào)到接收狀態(tài)恢復(fù)電路的輸入端；接收狀態(tài)恢復(fù)電路用于對(duì)差分電信號(hào)進(jìn)行處理和整形，接收狀態(tài)恢復(fù)電路輸出端連接到限幅放大器的輸入端；限幅放大器用于將差分電信號(hào)放大并輸出Rx Data給OLT 系統(tǒng)設(shè)備，限幅放大器的輸出端連接到快速SD產(chǎn)生電路的輸入端；快速SD產(chǎn)生電路用于產(chǎn)生SD信號(hào)，快速SD產(chǎn)生電路輸出端連接到可編程邏輯器件輸入端；可編程邏輯器件用于根據(jù)SD信號(hào)進(jìn)行邏輯判斷從而輸出Reset信號(hào)，可編程邏輯器件的Reset信號(hào)輸出端連接到接收狀態(tài)恢復(fù)電路的另一個(gè)輸入端，使接收狀態(tài)恢復(fù)電路利用該Reset信號(hào)實(shí)現(xiàn)差分電信號(hào)接收狀態(tài)的快速恢復(fù)和消除共模電壓差異，可編程邏輯器件還輸出BCDR Reset信號(hào)，用于供后續(xù)OLT系統(tǒng)器件的突發(fā)時(shí)鐘恢復(fù)及數(shù)據(jù)整形。本實(shí)施例中APD-TIA、接收狀態(tài)恢復(fù)電路和限幅放大器的結(jié)構(gòu)及設(shè)計(jì)與傳統(tǒng)GPON OLT光模塊中的相應(yīng)部分相同，均為已經(jīng)發(fā)展成熟的器件，按照現(xiàn)有技術(shù)的常見方式進(jìn)行安裝即可。本發(fā)明的關(guān)鍵在于增加了能夠檢測(cè)信號(hào)狀態(tài)的快速SD產(chǎn)生電路，以及根據(jù)SD信號(hào)產(chǎn)生Reset信號(hào)的可編程邏輯器件，如此可以使OLT光模塊自行產(chǎn)生Reset信號(hào)供接收狀態(tài)恢復(fù)電路使用，而不需要由OLT系統(tǒng)提供。如圖2所示，為本發(fā)明具體實(shí)施例的快速SD產(chǎn)生電路的電路結(jié)構(gòu)示意圖。來自限幅放大器的Rx Data信號(hào)輸入到三極管Tl的基極，Tl的集電極連接到電源電壓VCC，Tl的射級(jí)輸出分別連接到電阻Rl的一端和二極管Ql的正極，電阻Rl的另外一端連接到地， 如此接法的三極管Tl在本電路中作為射隨器來使用，能夠隔離信號(hào)，避免影響信號(hào)的靈敏度，保證后續(xù)電路所用信號(hào)的相位和幅度不失真；二極管Ql的負(fù)極連接到電阻R4和C2的一端和比較器的一個(gè)輸入端，電阻R4和電容C2并聯(lián)，且電阻R5和電容C2的另外一個(gè)公共端連接到地，二極管Q1、電阻R4、電容C2 —起作為信號(hào)采集電路，能夠采集Rx Data信號(hào)的電平供比較器進(jìn)行比較。射隨器和信號(hào)采集電路一起作為快速SD產(chǎn)生電路的數(shù)據(jù)電平路，用于采集接收數(shù)據(jù)電平供比較器比較。其中二極管Ql和電容C2的作用是峰值檢測(cè)Rx Data信號(hào)的電平狀態(tài)，而電阻R4則是用于控制C2放電的時(shí)間；當(dāng)Rx Data信號(hào)正常傳輸時(shí)，通過二極管Ql 不斷給電容C2充電，使電容C2的電平相對(duì)較高；當(dāng)Rx Data信號(hào)數(shù)據(jù)中存在連續(xù)的數(shù)據(jù) “0”或者沒有數(shù)據(jù)而處于空載狀態(tài)時(shí)，電容C2不再被充電而是通過電阻R4放電，其電壓電平不斷降低，最終小于比較器另外一輸入端的標(biāo)準(zhǔn)電平。標(biāo)準(zhǔn)電平路則由電阻R2、電阻R3、電容Cl和數(shù)模轉(zhuǎn)換器DAC組成；電阻R2 —端接電壓VCC，電阻R2另一端接比較器一端輸入端；電容Cl 一端接地，電容Cl另一端接比較器一端輸入端；數(shù)模轉(zhuǎn)換器DAC模擬電壓輸出端接電阻R3 —端，電阻R3另一端接比較器一端輸入端；如此電路連接的標(biāo)準(zhǔn)電平路能夠提供標(biāo)準(zhǔn)電平，同時(shí)數(shù)模轉(zhuǎn)換器DAC能夠使標(biāo)準(zhǔn)電平由人工進(jìn)行調(diào)控，以便適應(yīng)更廣泛的現(xiàn)實(shí)應(yīng)用環(huán)境，DAC還能補(bǔ)償電源電壓的變化，保證SD信號(hào)的穩(wěn)定性。比較器用于產(chǎn)生SD信號(hào)，當(dāng)標(biāo)準(zhǔn)電平大于數(shù)據(jù)電平時(shí)輸出高電平，當(dāng)標(biāo)準(zhǔn)電平小于數(shù)據(jù)電平時(shí)輸出低電平。為了 SD信號(hào)穩(wěn)定性，比較器一般采用施密特比較器，增加判斷的滯回區(qū)間；同時(shí)為了 SD信號(hào)的快速響應(yīng)，要求選用其響應(yīng)時(shí)間快、帶寬大、傳輸延時(shí)ns級(jí)以下的比較器，市面上中高檔的比較器一般可滿足這一要求。如圖3所示，為本發(fā)明具體實(shí)施例的可編程邏輯器件的邏輯電路結(jié)構(gòu)示意圖?？删幊踢壿嬯嚵蠵LA (Programmable Logic Array),是由可編程的與陣列和可編程的或陣列組成。PLA的配置數(shù)據(jù)決定了 PLA內(nèi)部陣列的互連關(guān)系和邏輯功能，改變這些數(shù)據(jù)，也就改變了器件的邏輯功能?，F(xiàn)在單片機(jī)技術(shù)的發(fā)展日新月益，功能越來越強(qiáng)大，很多微處理芯片中都增加了 PLA的功能，比如ADI公司的ADuC70h系列產(chǎn)品。本發(fā)明實(shí)施例的可編程邏輯器件由非門、參考邏輯電平路、延遲邏輯電平路、第五與門組成。快速SD產(chǎn)生電路的SD信號(hào)經(jīng)非門反相后，同時(shí)輸入到參考邏輯電平路和延遲邏輯電平路。參考邏輯電平路由第一 D觸發(fā)器、第二 D觸發(fā)器、第一與門、第二與門組成，D觸發(fā)器所需的時(shí)鐘信號(hào)，反相后的SD信號(hào)同時(shí)分別輸入到第一觸發(fā)器數(shù)據(jù)端、第一與門一端輸入端、第二與門一端輸入端，第一 D觸發(fā)器輸出端連接到第一與門另一端輸入端，第一與門輸出端連接到第二 D觸發(fā)器數(shù)據(jù)端，第二 D觸發(fā)器輸出端連接到第二與門另一端輸入端，第二與門輸出端連接到可編程邏輯器件的第五與門一端輸入端。D觸發(fā)器所需的CLK時(shí)鐘信號(hào)由微處理芯片的時(shí)鐘芯片提供，置1端和置0端都接高電平。參考邏輯電平路通過D觸發(fā)器的阻塞效應(yīng)，可以將SD信號(hào)電平的變化頻率降低，而后又通過與門的與運(yùn)算，進(jìn)一步降低了信號(hào)電平的變化頻率，抹平了變化頻繁的短時(shí)序部分，使電平連續(xù)相同的長時(shí)序部分凸顯出來。
延遲邏輯電平路由延遲單元、第三D觸發(fā)器、第四D觸發(fā)器、第三與門、第四與門組成，反相后的SD信號(hào)同時(shí)分別輸入到第三觸發(fā)器數(shù)據(jù)端、第三與門一端輸入端、第四與門一端輸入端，第三D觸發(fā)器輸出端連接到第三與門另一端輸入端，第三與門輸出端連接到第四D觸發(fā)器數(shù)據(jù)端，第四D觸發(fā)器輸出端連接到第四與門另一端輸入端，第四與門輸出端連接到可編程邏輯器件的第五與門另一端輸入端。延遲邏輯電平路的作用和參考邏輯電平路基本相同，只是增加了個(gè)延遲單元，可以將信號(hào)電平的時(shí)序延后。第五與門用于對(duì)長時(shí)序電平和延遲長時(shí)序電平進(jìn)行與運(yùn)算，輸出Reset信號(hào)。由于延遲邏輯電平路發(fā)送給第五與門的延遲長時(shí)序電平相對(duì)于參考邏輯電平路的長時(shí)序電平有較長時(shí)間的延遲，通過第五與門進(jìn)行與運(yùn)算，能夠剔除不夠長的SD信號(hào)的連續(xù)低電平部分，進(jìn)而能夠判斷連續(xù)的低電平是連續(xù)的數(shù)據(jù)“0”還是數(shù)據(jù)已接收完成后的空載狀態(tài)，防止錯(cuò)誤恢復(fù)接收狀態(tài)的情況的發(fā)生?？删幊踢壿嬈骷€通過第五D觸發(fā)器將Reset信號(hào)延遲一段時(shí)間成為B⑶R Reset 信號(hào)，以便后續(xù)器件的突發(fā)時(shí)鐘恢復(fù)及數(shù)據(jù)整形。在本發(fā)明的一個(gè)實(shí)施例中，D觸發(fā)器的時(shí)鐘周期約為2^s，延遲單元延遲時(shí)間約為12ns，成功實(shí)現(xiàn)了可編程邏輯器件12ns的最小判斷周期，從而提高了 SD信號(hào)電平持續(xù)時(shí)間長度判斷的精度。如圖4所示，為本發(fā)明具體實(shí)施例的信號(hào)時(shí)序示意圖。SD信號(hào)中有變化頻繁的短時(shí)序部分和變化較緩慢的長時(shí)序部分；通過參考邏輯電平路和延遲邏輯電平路的處理后， 將短時(shí)序變成了長時(shí)序，分別形成了長時(shí)序電平和延遲長時(shí)序電平；長時(shí)序電平和延遲長時(shí)序電平經(jīng)過第五與門的與運(yùn)算后，產(chǎn)生了 Reset信號(hào)；而Reset信號(hào)則被第五D觸發(fā)器延遲一段時(shí)間后成為了 B⑶R Reset信號(hào)。
權(quán)利要求
1.一種用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，包括至少部分的用于將光信號(hào)轉(zhuǎn)換為差分電信號(hào)的APD-TIA，至少部分的用于對(duì)差分電信號(hào)整形并根據(jù)Reset信號(hào)恢復(fù)接收狀態(tài)的接收狀態(tài)恢復(fù)電路，至少部分的用于將整形后的差分電信號(hào)放大并轉(zhuǎn)換為Rx Data信號(hào)的限幅放大器，其特征在于還包括至少部分的用于對(duì)Rx Data信號(hào)進(jìn)行檢測(cè)輸出SD信號(hào)的快速SD產(chǎn)生電路，至少部分的用于根據(jù)SD信號(hào)低電平的時(shí)長輸出Reset信號(hào)的可編程邏輯電路；APD-TIA電壓端接偏置電壓，光信號(hào)經(jīng)APD-TIA轉(zhuǎn)換為差分電信號(hào)后輸入到接收狀態(tài)恢復(fù)電路；差分電信號(hào)經(jīng)接收狀態(tài)恢復(fù)電路整形后輸入到限幅放大器；整形后的差分電信號(hào)經(jīng)限幅放大器放大并轉(zhuǎn)換為Rx Data信號(hào)向外輸出，Rx Data信號(hào)還輸入到快速SD產(chǎn)生電路；快速SD產(chǎn)生電路向外輸出SD信號(hào)，SD信號(hào)還輸入到可編程邏輯器件；可編程邏輯器件向接收狀態(tài)恢復(fù)電路輸出Reset信號(hào)。
2.根據(jù)權(quán)利要求1所述用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，其特征在于所述可編程邏輯器件包括非門、參考邏輯電平路、延遲邏輯電平路、第五與門；快速SD產(chǎn)生電路的SD信號(hào)經(jīng)非門反相后，同時(shí)輸入到參考邏輯電平路和延遲邏輯電平路；參考邏輯電平路輸出端連接到第五與門一端輸入端，用于將反相后的SD信號(hào)的短時(shí)序電平轉(zhuǎn)換為長時(shí)序電平；延遲邏輯電平路輸出端連接到第五與門另一端輸入端，用于對(duì)反相后的SD信號(hào)進(jìn)行延遲處理，并將反相后的SD信號(hào)的短時(shí)序電平轉(zhuǎn)換為延遲長時(shí)序電平；第五與門用于對(duì)長時(shí)序電平和延遲長時(shí)序電平進(jìn)行與運(yùn)算，輸出Reset信號(hào)。
3.根據(jù)權(quán)利要求1所述用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，其特征在于所述快速SD產(chǎn)生電路包括標(biāo)準(zhǔn)電平路，數(shù)據(jù)電平路和比較器；標(biāo)準(zhǔn)電平路輸出標(biāo)準(zhǔn)電平到比較器一端輸入端，數(shù)據(jù)電平路根據(jù)Rx Data信號(hào)的電平輸入數(shù)據(jù)電平到比較器另一端輸入端，比較器比較標(biāo)準(zhǔn)電平和數(shù)據(jù)電平后輸出SD信號(hào)。
4.根據(jù)權(quán)利要求3所述用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，其特征在于所述標(biāo)準(zhǔn)電平路包括電阻R2、電阻R3、電容Cl和數(shù)模轉(zhuǎn)換器DAC ；電阻R2 —端接電壓 VCC,電阻R2另一端接比較器一端輸入端；電容Cl 一端接地，電容Cl另一端接比較器一端輸入端，數(shù)模轉(zhuǎn)換器DAC模擬電壓輸出端接電阻R3 —端，電阻R3另一端接比較器一端輸入端。
5.根據(jù)權(quán)利要求3所述用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，其特征在于所述數(shù)據(jù)電平路包括信號(hào)采樣電路，該信號(hào)采樣電路包括二極管Ql、電容C2和電阻 R4 ；二極管Ql正極輸入Rx Data信號(hào)，二極管Ql負(fù)極接比較器另一端輸入端；電容C2—端接地，電容C2另一端接比較器另一端輸入端；電阻R4并聯(lián)在電容C2兩端。
6.根據(jù)權(quán)利要求5所述用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，其特征在于所述數(shù)據(jù)電平路還包括射隨器Tl和電阻Rl ；該射隨器Tl基極輸入Rx Data信號(hào)，集電極接電壓VCC，射極接信號(hào)采樣電路中的二極管Ql正極；電阻Rl —端接地，另一端接二極管Ql正極。
全文摘要
本發(fā)明公開了一種用于OLT光模塊的接收狀態(tài)恢復(fù)裝置，在現(xiàn)有的OLT光模塊接收機(jī)中增加了快速SD產(chǎn)生電路和可編程邏輯電路，通過這兩個(gè)電路，在光模塊中自行生成了Reset信號(hào)供接收狀態(tài)恢復(fù)電路使用，不再需要OLT系統(tǒng)提供Reset信號(hào)，從而減小了OLT系統(tǒng)的設(shè)計(jì)復(fù)雜度，同時(shí)也能夠OLT系統(tǒng)滿足更大的分光比應(yīng)用和更遠(yuǎn)的場(chǎng)景應(yīng)用，而不用擔(dān)心增加中繼放大器使Reset信號(hào)丟失的問題。
文檔編號(hào)H04Q11/00GK102437881SQ20111031145
公開日2012年5月2日 申請(qǐng)日期2011年10月14日 優(yōu)先權(quán)日2011年10月14日
發(fā)明者宋巖, 王婧, 齊彥龍 申請(qǐng)人:成都優(yōu)博創(chuàng)技術(shù)有限公司