一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及物聯(lián)網(wǎng)技術(shù)領(lǐng)域，主要涉及一種物聯(lián)網(wǎng)用雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)。
【背景技術(shù)】
[0002]物聯(lián)網(wǎng)作為全球信息通信行業(yè)的新興產(chǎn)業(yè)，已成為我國信息產(chǎn)業(yè)創(chuàng)新發(fā)展的重要驅(qū)動(dòng)之一。從現(xiàn)階段來看，物聯(lián)網(wǎng)發(fā)展的瓶頸主要在感知層；國際電信聯(lián)盟將傳感器技術(shù)、射頻技術(shù)、微機(jī)電系統(tǒng)、智能嵌入技術(shù)列為物聯(lián)網(wǎng)關(guān)鍵技術(shù)；其中嵌入式技術(shù)大多停留在單獨(dú)應(yīng)用的階段，以控制器為核心，與一些監(jiān)測、伺服、指示設(shè)備配合實(shí)現(xiàn)一定的功能，但在數(shù)據(jù)采集以及處理能力方面仍存在一定的局限性。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提出一種采用DSP+ARM雙核嵌入式，能夠?qū)崿F(xiàn)多路信號(hào)異步實(shí)時(shí)采集的雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)。
[0004]本實(shí)用新型的技術(shù)方案在于:
[0005]一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，包括處理器以及與處理器分別連接的圖像采集模塊、圖像處理模塊、圖像存儲(chǔ)模塊以及外圍傳輸接口模塊；處理器為ARM+DSP雙嵌入式結(jié)構(gòu)；圖像采集模塊為依次連接的圖像傳感器以及高清視頻處理子系統(tǒng)，其中，圖像傳感器為3組，其分別連接高清視頻處理子系統(tǒng)；處理器還連接有定時(shí)模塊，該定時(shí)模塊分別與3組CMOS圖像傳感器相連。
[0006]所述的高清視頻處理子系統(tǒng)包含視頻輸入接口 ；視頻輸入接口一端分別連接3組圖像傳感器，另一端連接DSP處理器。
[0007]所述的圖像傳感器為CMOS圖像傳感器，其分別通過I2C總線連接視頻輸入接口。
[0008]所述的外圍傳輸接口模塊為2個(gè)千兆位以太網(wǎng)接口，2個(gè)USB接口，8個(gè)I/O接口、雙DDR2/3 SDRAM接口、IXD觸摸屏接口以及VGA顯示器接口。
[0009]所述的處理器為TMS320DM8168。
[0010]本實(shí)用新型的技術(shù)效果在于:
[0011]本實(shí)用新型采用DSP+ARM雙核嵌入式技術(shù)，通過定時(shí)模塊與3組CMOS圖像傳感器連接，實(shí)現(xiàn)多路信號(hào)的異步實(shí)時(shí)采集功能。
【附圖說明】
[0012]圖1為本實(shí)用新型一種雙嵌入式視覺視頻監(jiān)控傳感系的結(jié)構(gòu)示意圖。
[0013]圖2為本實(shí)用新型開關(guān)量輸入電路的結(jié)構(gòu)示意圖。
[0014]圖3為本實(shí)用新型開關(guān)量輸出電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0015]一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，包括處理器以及與處理器分別連接的圖像采集模塊、圖像處理模塊、圖像存儲(chǔ)模塊以及外圍傳輸接口模塊；處理器為ARM+DSP雙嵌入式結(jié)構(gòu)；圖像采集模塊為依次連接的圖像傳感器以及高清視頻處理子系統(tǒng)，其中，圖像傳感器為3組，其分別連接高清視頻處理子系統(tǒng)；處理器還連接有定時(shí)模塊，該定時(shí)模塊分別與3組CMOS圖像傳感器相連。所述的高清視頻處理子系統(tǒng)包含視頻輸入接口 ；視頻輸入接口一端分別連接3組圖像傳感器，另一端連接DSP處理器。所述的圖像傳感器為CMOS圖像傳感器，其分別通過I2C總線連接視頻輸入接口。所述的外圍傳輸接口模塊為2個(gè)千兆位以太網(wǎng)接口，2個(gè)USB接口，8個(gè)I/O接口、雙DDR2/3 SDRAM接口、IXD觸摸屏接口以及VGA顯示器接口。
[0016]本實(shí)用新型處理器為TMS320DM8168型號(hào)芯片；MS320DM8168的數(shù)據(jù)采集模塊HDVPSS提供了視頻輸入接口。視頻輸入接口提供了外部圖像設(shè)備的接入。HDVPSS可支持高達(dá)3個(gè)每秒60幀的1080p通道、同時(shí)支持16個(gè)通道的CIF數(shù)據(jù)流的H.264高畫質(zhì)Dl編碼與8通道Dl解碼；支持2個(gè)獨(dú)立的視頻捕捉輸入端口，每個(gè)視頻輸入端口支持縮放、像素格式轉(zhuǎn)換。兩個(gè)視頻輸入捕捉端口均能以I個(gè)16bit輸入通道，或2個(gè)時(shí)鐘獨(dú)立的8bit輸入通道操作。第一個(gè)視頻輸入端口能以24bit模式操作以支持RGB捕捉。所有采集模式捕捉時(shí)鐘高達(dá)165MHz，滿足高速率的圖像采集。
[0017]本實(shí)用新型選擇三個(gè)CMOS圖像傳感器均為12bit，每次采集兩個(gè)像素，即2X 12bit，和VIPO的24bit匹配采集。三路信號(hào)的采集方法為三個(gè)CMOS圖像傳感器輪流采集，即一個(gè)循環(huán)內(nèi)每個(gè)CMOS圖像傳感器各采一幀，由定時(shí)器產(chǎn)生一個(gè)1/200S的脈寬，經(jīng)延時(shí)環(huán)節(jié)使幀頻高電平分時(shí)分路送入三個(gè)CMOS圖像傳感器；三路采集信號(hào)時(shí)序關(guān)系為一個(gè)CMOS圖像傳感器不進(jìn)行延時(shí)，一個(gè)延時(shí)l/200s，最后一個(gè)延時(shí)2/200s。循環(huán)一次時(shí)間為1/200X3=0.015s，60次時(shí)間為60 X0.015=0.9s，小于ls，滿足60幀/s的采集要求；而從最高捕捉時(shí)鐘可知，每次采集間隔在1/165M，約為6.1ns，兩路640X480采集間隔為(1/200)/(640X480/2) =32.5ns, 一路 1024X 1280 采集間隔(1/200)/(1024X 1280/2) =7.6ns，均大于6.1ns，可實(shí)現(xiàn)多路彳目號(hào)的異步實(shí)時(shí)米集。
[0018]8個(gè)1/0接口采用開關(guān)量輸入輸出電路，以提高對(duì)外部設(shè)備的驅(qū)動(dòng)能力并減少外部設(shè)備對(duì)系統(tǒng)的干擾。開關(guān)量輸入電路的功能是接收工業(yè)現(xiàn)場各種開關(guān)量信號(hào)的輸入，并將其轉(zhuǎn)換成符合CPU要求的標(biāo)準(zhǔn)邏輯電平。為提高控制器的抗干擾能力，在開關(guān)量輸入信號(hào)和處理器之間使用光電耦合器件隔離，當(dāng)開關(guān)量輸入信號(hào)受到干擾時(shí)，只要其共模電壓低于光耦的最大隔離電壓，就不會(huì)對(duì)處理器正常工作造成任何影響。開關(guān)量輸出電路是嵌入式系統(tǒng)與外部連接的輸出通道，系統(tǒng)通過它向外部現(xiàn)場執(zhí)行部件輸出相應(yīng)的控制信號(hào)。
【主權(quán)項(xiàng)】
1.一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，包括處理器以及與處理器分別連接的圖像采集模塊、圖像處理模塊、圖像存儲(chǔ)模塊以及外圍傳輸接口模塊；其特征在于:處理器為ARM+DSP雙嵌入式結(jié)構(gòu)；圖像采集模塊為依次連接的圖像傳感器以及高清視頻處理子系統(tǒng)，其中，圖像傳感器為3組，其分別連接高清視頻處理子系統(tǒng)；處理器還連接有定時(shí)模塊，該定時(shí)模塊分別與3組CMOS圖像傳感器相連。2.如權(quán)利要求1所述的一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，其特征在于:所述的高清視頻處理子系統(tǒng)包含視頻輸入接口 ；視頻輸入接口一端分別連接3組圖像傳感器，另一端連接DSP處理器。3.如權(quán)利要求2所述的一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，其特征在于:所述的圖像傳感器為CMOS圖像傳感器，其分別通過I2C總線連接視頻輸入接口。4.如權(quán)利要求1所述的一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，其特征在于:所述的外圍傳輸接口模塊為2個(gè)千兆位以太網(wǎng)接口，2個(gè)USB接口，8個(gè)I/O接口、雙DDR2/3 SDRAM接口、IXD觸摸屏接口以及VGA顯示器接口。5.如權(quán)利要求1所述的一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，其特征在于:所述的處理器為 TMS320DM8168。
【專利摘要】本實(shí)用新型涉及物聯(lián)網(wǎng)技術(shù)領(lǐng)域，主要涉及一種物聯(lián)網(wǎng)用雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)。一種雙嵌入式視覺視頻監(jiān)控傳感系統(tǒng)，包括處理器以及與處理器分別連接的圖像采集模塊、圖像處理模塊、圖像存儲(chǔ)模塊以及外圍傳輸接口模塊；處理器為ARM+DSP雙嵌入式結(jié)構(gòu)；圖像采集模塊為依次連接的圖像傳感器以及高清視頻處理子系統(tǒng)，其中，圖像傳感器為3組，其分別連接高清視頻處理子系統(tǒng)；處理器還連接有定時(shí)模塊，該定時(shí)模塊分別與3組CMOS圖像傳感器相連。本實(shí)用新型采用DSP+ARM雙核嵌入式技術(shù)，通過定時(shí)器與3組CMOS圖像傳感器連接，由定時(shí)器控制，三個(gè)圖像傳感器一個(gè)不延時(shí)，一個(gè)延時(shí)1/200s，最后一個(gè)延時(shí)2/200s；實(shí)現(xiàn)多路信號(hào)的異步實(shí)時(shí)采集功能。
【IPC分類】H04N7/18
【公開號(hào)】CN204948262
【申請(qǐng)?zhí)枴緾N201520739928
【發(fā)明人】王昌偉
【申請(qǐng)人】西安騰景電子科技有限公司
【公開日】2016年1月6日
【申請(qǐng)日】2015年9月23日