本發(fā)明涉及顯示領(lǐng)域，特別涉及一種電路驅(qū)動(dòng)方法及裝置、電子裝置、存儲(chǔ)介質(zhì)和顯示設(shè)備。

背景技術(shù)：

在顯示設(shè)備中，柵極驅(qū)動(dòng)器主要用來(lái)控制柵線上的電壓，進(jìn)而控制柵極與柵線相連的晶體管的打開(kāi)與關(guān)閉。以n型晶體管為例，其柵源電壓大于閾值電壓時(shí)晶體管打開(kāi)，反之關(guān)閉。由此，當(dāng)晶體管的柵極連接?xùn)啪€所提供的低電平的柵極關(guān)閉電壓時(shí)，柵極電壓減去源極電壓(即數(shù)據(jù)線上的數(shù)據(jù)電壓，與柵線上的電壓同屬于晶體管的驅(qū)動(dòng)電壓)通常為負(fù)值，小于晶體管的閾值電壓，因此可使晶體管保持關(guān)閉狀態(tài)。對(duì)于顯示設(shè)備來(lái)說(shuō)，晶體管的關(guān)態(tài)漏電流(晶體管在關(guān)閉狀態(tài)下的源漏電流)會(huì)對(duì)產(chǎn)品性能很大影響，關(guān)態(tài)漏電流過(guò)大可能導(dǎo)致串?dāng)_(crosstalk)、殘像、亮度不均(mura)等各種顯示異常，并產(chǎn)生大量的無(wú)效功耗。通常情況下，對(duì)關(guān)態(tài)漏電流起決定性作用的晶體管的器件參數(shù)會(huì)受工藝方面的限制而無(wú)法對(duì)其有大幅度的改善，而且經(jīng)過(guò)設(shè)計(jì)的驅(qū)動(dòng)電壓又會(huì)把晶體管在關(guān)閉狀態(tài)下的電壓電流特性固定在一個(gè)很小的范圍內(nèi)，使得目前的產(chǎn)品中晶體管的關(guān)態(tài)漏電流很難被減小。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種電路驅(qū)動(dòng)方法及裝置、電子裝置、存儲(chǔ)介質(zhì)和顯示設(shè)備，可以減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流。

第一方面，本發(fā)明提供了一種用于顯示設(shè)備的電路驅(qū)動(dòng)方法，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，所述電路驅(qū)動(dòng)方法包括：

獲取將要在目標(biāo)時(shí)段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小。

在一種可能的實(shí)現(xiàn)方式中，所述顯示設(shè)備還包括與所述若干條柵線相連的柵極驅(qū)動(dòng)器；所述根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，包括：

根據(jù)所述參考值計(jì)算將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標(biāo)值；

根據(jù)所述目標(biāo)值向所述柵極驅(qū)動(dòng)器發(fā)送控制信號(hào)，以使所述柵極驅(qū)動(dòng)器在所述目標(biāo)時(shí)段內(nèi)向至少一條所述柵線輸出大小與所述目標(biāo)值對(duì)應(yīng)的柵極關(guān)閉電壓。

在一種可能的實(shí)現(xiàn)方式中，所述根據(jù)所述參考值計(jì)算將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標(biāo)值，包括：

基于柵源電壓等于柵極電壓減去源極電壓的運(yùn)算關(guān)系，根據(jù)所述參考值和預(yù)先獲取的晶體管參數(shù)計(jì)算所述目標(biāo)值；

其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時(shí)的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預(yù)設(shè)閾值時(shí)柵源電壓。

在一種可能的實(shí)現(xiàn)方式中，所述目標(biāo)時(shí)段為下述的至少一種：

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線的下一行柵線輸出柵極開(kāi)啟電壓的時(shí)間段；

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開(kāi)啟電壓的時(shí)間段，所述n1為大于1的整數(shù)；

當(dāng)前顯示幀之后的n2個(gè)顯示幀所對(duì)應(yīng)的時(shí)間段，所述n2為大于0的整數(shù)；

至少一個(gè)從預(yù)定時(shí)刻開(kāi)始經(jīng)過(guò)預(yù)定時(shí)長(zhǎng)的時(shí)間段；

從所述顯示設(shè)備下一次開(kāi)機(jī)到所述顯示設(shè)備下一次關(guān)機(jī)的時(shí)間段。

第二方面，本發(fā)明還提供了一種用于顯示設(shè)備的電路驅(qū)動(dòng)裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，所述電路驅(qū)動(dòng)裝置包括：

獲取模塊，被配置為獲取將要在目標(biāo)時(shí)段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

調(diào)整模塊，被配置為根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小。

在一種可能的實(shí)現(xiàn)方式中，所述顯示設(shè)備還包括與所述若干條柵線相連的柵極驅(qū)動(dòng)器；所述調(diào)整模塊包括：

計(jì)算單元，被配置為根據(jù)所述參考值計(jì)算將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標(biāo)值；

發(fā)送單元，被配置為根據(jù)所述目標(biāo)值向所述柵極驅(qū)動(dòng)器發(fā)送控制信號(hào)，以使所述柵極驅(qū)動(dòng)器在所述目標(biāo)時(shí)段內(nèi)向至少一條所述柵線輸出大小與所述目標(biāo)值對(duì)應(yīng)的柵極關(guān)閉電壓。

在一種可能的實(shí)現(xiàn)方式中，所述計(jì)算單元進(jìn)一步被配置為：

基于柵源電壓等于柵極電壓減去源極電壓的運(yùn)算關(guān)系，根據(jù)所述參考值和預(yù)先獲取的晶體管參數(shù)計(jì)算所述目標(biāo)值；

其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時(shí)的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預(yù)設(shè)閾值時(shí)柵源電壓。

在一種可能的實(shí)現(xiàn)方式中，所述目標(biāo)時(shí)段為下述的至少一種：

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線的下一行柵線輸出柵極開(kāi)啟電壓的時(shí)間段；

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開(kāi)啟電壓的時(shí)間段，所述n1為大于1的整數(shù)；

當(dāng)前顯示幀之后的n2個(gè)顯示幀所對(duì)應(yīng)的時(shí)間段，所述n2為大于0的整數(shù)；

至少一個(gè)從預(yù)定時(shí)刻開(kāi)始經(jīng)過(guò)預(yù)定時(shí)長(zhǎng)的時(shí)間段；

從所述顯示設(shè)備下一次開(kāi)機(jī)到所述顯示設(shè)備下一次關(guān)機(jī)的時(shí)間段。

第三方面，本發(fā)明還提供了一種用于顯示設(shè)備的電子裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，所述電子裝置包括：

處理器；

用于存儲(chǔ)處理器可執(zhí)行的指令的存儲(chǔ)器；

其中，所述處理器被配置為：

獲取將要在目標(biāo)時(shí)段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小。

第四方面，本發(fā)明還提供了一種用于顯示設(shè)備的可讀存儲(chǔ)介質(zhì)，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，所述可讀存儲(chǔ)介質(zhì)包括：

用于獲取將要在目標(biāo)時(shí)段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值的指令；

用于根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小的指令。

第五方面，本發(fā)明還提供了一種顯示設(shè)備，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，其特征在于，所述顯示設(shè)備還包括上述任意一種的用于顯示設(shè)備的電路驅(qū)動(dòng)裝置、上述任意一種的用于顯示設(shè)備的電子裝置，或者上述任意一種的用于顯示設(shè)備的可讀存儲(chǔ)介質(zhì)。

由上述技術(shù)方案可知，基于根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓，本發(fā)明能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，這些附圖的合理變型也都涵蓋在本發(fā)明的保護(hù)范圍中。

圖1是本發(fā)明一個(gè)實(shí)施例提供的一種用于顯示設(shè)備的電路驅(qū)動(dòng)方法的步驟流程示意圖；

圖2是本發(fā)明一個(gè)實(shí)施例提供的顯示設(shè)備的結(jié)構(gòu)示意圖；

圖3是本發(fā)明一個(gè)實(shí)施例提供的晶體管的源漏電流與柵源電壓之間的關(guān)系圖；

圖4是本發(fā)明一個(gè)實(shí)施例提供的電路驅(qū)動(dòng)方法中調(diào)整柵極關(guān)閉電壓的步驟流程示意圖；

圖5是本發(fā)明一個(gè)實(shí)施例所提供的電路驅(qū)動(dòng)方法所實(shí)現(xiàn)的顯示驅(qū)動(dòng)時(shí)序的示意圖；

圖6是本發(fā)明一個(gè)實(shí)施例提供的一種用于顯示設(shè)備的電路驅(qū)動(dòng)裝置的結(jié)構(gòu)框圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。

圖1是本發(fā)明一個(gè)實(shí)施例提供的一種用于顯示設(shè)備的電路驅(qū)動(dòng)方法的步驟流程示意圖。該顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接?xùn)啪€，源極和漏極中的一個(gè)連接數(shù)據(jù)線。參見(jiàn)圖1，該電路驅(qū)動(dòng)方法包括：

101、獲取將要在目標(biāo)時(shí)段內(nèi)加載在若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值。

102、根據(jù)參考值調(diào)整將要在目標(biāo)時(shí)段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的大小，以使若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小。

需要說(shuō)明的是，上述步驟101和步驟102總體上是在對(duì)柵線上的柵極關(guān)閉電壓的大小進(jìn)行調(diào)整，所述調(diào)整在時(shí)間上的范圍即上述目標(biāo)時(shí)段——在步驟101的當(dāng)前時(shí)刻之后的一個(gè)或多個(gè)時(shí)間段(開(kāi)始時(shí)刻可以是步驟101的當(dāng)前時(shí)刻；在為多個(gè)時(shí)間段時(shí)，不同時(shí)間段之間可以彼此連續(xù)或彼此分離，并可以周期性排列)。所述目標(biāo)時(shí)段可以基于所在的數(shù)字電路的時(shí)鐘，比如以顯示幀或時(shí)鐘信號(hào)的周期為單位，也可以基于時(shí)間，比如以毫秒或秒為單位。作為一種示例性的設(shè)置方式，目標(biāo)時(shí)段在所述顯示設(shè)備的工作時(shí)間內(nèi)進(jìn)行設(shè)置(可選地，可以從顯示設(shè)備的工作時(shí)間內(nèi)篩選出容易被單元晶體管的關(guān)態(tài)漏電流影響性能的一個(gè)或多個(gè)時(shí)間段分別作為一個(gè)或多個(gè)調(diào)整過(guò)程中的目標(biāo)時(shí)段)，任一個(gè)時(shí)間段的開(kāi)始和/或終止都可以被用戶操作、出廠設(shè)置、外部輸入的信號(hào)、配置在內(nèi)部的控制邏輯、存儲(chǔ)在內(nèi)部的數(shù)據(jù)中一個(gè)或一個(gè)以上的因素觸發(fā)，并藉此完成對(duì)目標(biāo)時(shí)段的預(yù)先配置。

在一個(gè)示例中，上述步驟101中的目標(biāo)時(shí)段可以包括：當(dāng)前顯示幀之后的n2個(gè)顯示幀所對(duì)應(yīng)的時(shí)間段，所述n2為大于0的整數(shù)。在一種示例性的實(shí)現(xiàn)方式中，時(shí)序控制器在每一顯示幀之前根據(jù)對(duì)該顯示幀的圖像數(shù)據(jù)的采樣結(jié)果確定該顯示幀內(nèi)為柵極驅(qū)動(dòng)器提供的柵極關(guān)閉電壓的大小。該實(shí)現(xiàn)方式中，上述n2＝1，目標(biāo)時(shí)段以顯示幀為單位，調(diào)整過(guò)程在顯示設(shè)備的工作時(shí)間內(nèi)以顯示幀的時(shí)長(zhǎng)為周期反復(fù)進(jìn)行，這一配置可以例如是通過(guò)設(shè)置在時(shí)序控制器中的控制邏輯實(shí)現(xiàn)的，并可以結(jié)合時(shí)序控制器與其他部件或設(shè)備之間的交互。

在又一示例中，上述目標(biāo)時(shí)段為下述的至少一種：在若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線的下一行柵線輸出柵極開(kāi)啟電壓的時(shí)間段；在若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開(kāi)啟電壓的時(shí)間段，n1為大于1的整數(shù)；當(dāng)前顯示幀之后的n2個(gè)顯示幀所對(duì)應(yīng)的時(shí)間段，n2為大于0的整數(shù)；至少一個(gè)從預(yù)定時(shí)刻開(kāi)始經(jīng)過(guò)預(yù)定時(shí)長(zhǎng)的時(shí)間段；從顯示設(shè)備下一次開(kāi)機(jī)到顯示設(shè)備下一次關(guān)機(jī)的時(shí)間段。在一種示例性的實(shí)現(xiàn)方式中，顯示設(shè)備根據(jù)得到的所述參考值確定下一次開(kāi)機(jī)后柵極關(guān)閉電壓的基準(zhǔn)值，比如-14.2v；而在顯示設(shè)備下一次開(kāi)機(jī)之后，時(shí)序控制器又根據(jù)每一行掃描的時(shí)段內(nèi)數(shù)據(jù)電壓的參考值在上述基準(zhǔn)值的基礎(chǔ)上調(diào)整每一行掃描的時(shí)段內(nèi)柵極關(guān)閉電壓的大小，比如在-14.2v±3v的范圍內(nèi)調(diào)整柵極關(guān)閉電壓的大小，直至下一次柵極關(guān)閉電壓的基準(zhǔn)值發(fā)生變化。

還需要說(shuō)明的是，上述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值作為調(diào)整的基準(zhǔn)，指的是(至少在一定程度上)能反映單元晶體管與數(shù)據(jù)線所連接的一端處的電壓大小的總體水平的數(shù)值。在一種實(shí)現(xiàn)方式中，參考值通過(guò)計(jì)算若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的平均值得到；在又一實(shí)現(xiàn)方式中，參考值通過(guò)對(duì)目標(biāo)時(shí)段內(nèi)的圖像數(shù)據(jù)的估計(jì)和/或采樣，結(jié)合一些相關(guān)參數(shù)推算得到；在又一實(shí)現(xiàn)方式中，參考值通過(guò)接收來(lái)自外部設(shè)備的數(shù)據(jù)信號(hào)獲取得到。當(dāng)然，上述參考值的計(jì)算方式以及相應(yīng)的獲取方式可以不僅限于此。

還需要說(shuō)明的是，上述使若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和上述使若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小均能夠抑制關(guān)態(tài)漏電流的不良影響。當(dāng)顯示設(shè)備中所有單元晶體管的關(guān)態(tài)漏電流的總和減小時(shí)，由關(guān)態(tài)漏電流所導(dǎo)致的無(wú)效功耗能夠隨之減小，而且有助于在整體上提升每個(gè)像素點(diǎn)內(nèi)部電壓的穩(wěn)定性。而當(dāng)若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小時(shí)，顯示設(shè)備的所有單元晶體管的關(guān)態(tài)漏電流的最大值受到抑制，由此可以幫助減少局部位置處因關(guān)態(tài)漏電流過(guò)大而引發(fā)的顯示異常。由于關(guān)態(tài)漏電流的大小在不同單元晶體管之間的分布可能并不夠均勻，因此上述兩方面的目標(biāo)可能無(wú)法同時(shí)實(shí)現(xiàn)。在此情況下，可以選取其中一方面作為調(diào)整的目標(biāo)，或者將上述兩方面彼此結(jié)合，例如按照在滿足關(guān)態(tài)漏電流的最大值小于預(yù)設(shè)閾值(預(yù)設(shè)閾值可以參照所應(yīng)用的場(chǎng)景下對(duì)關(guān)態(tài)漏電流的最大容許值設(shè)定)的前提條件下使關(guān)態(tài)漏電流的總和最小的方式調(diào)整柵極關(guān)閉電壓的大小，并可以不僅限于此。

還需要說(shuō)明的是，視各方面條件的不同，目標(biāo)時(shí)段內(nèi)若干條柵線中可能并不是每一條柵線都連接?xùn)艠O關(guān)閉電壓，而調(diào)整柵極關(guān)閉電壓的過(guò)程可能獨(dú)立于控制哪些柵線連接?xùn)艠O關(guān)閉電壓的過(guò)程，因此上文中以“至少一條柵線”代表涉及所連接的柵極關(guān)閉電壓的大小被調(diào)整的柵線。在一個(gè)示例中，上述步驟102中所提供的柵極關(guān)閉電壓可以例如作用于顯示設(shè)備的柵極驅(qū)動(dòng)器，而柵極驅(qū)動(dòng)器控制著柵極關(guān)閉電壓與柵線之間的連接，此時(shí)雖然每一條柵線上的波形是隨電路的時(shí)序設(shè)計(jì)而預(yù)先確定的，但柵線與柵極關(guān)閉電壓之間的連接控制獨(dú)立于調(diào)整柵極關(guān)閉電壓大小的過(guò)程之外。當(dāng)然，涉及所連接的柵極關(guān)閉電壓的大小被調(diào)整的柵線可以是全部的柵線，控制柵線與柵極關(guān)閉電壓之間的連接也可以包含在調(diào)整柵極關(guān)閉電壓大小的過(guò)程中，因而可以不僅限于該示例。

還需要說(shuō)明的是，上述目標(biāo)時(shí)段、上述參考值及其獲取方式，以及上述調(diào)整柵極關(guān)閉電壓的大小的方式等方面是作為一個(gè)整體實(shí)現(xiàn)上述抑制關(guān)態(tài)漏電流的不良影響的效果的，因此在實(shí)施時(shí)需要在可能的范圍內(nèi)考慮彼此之間的聯(lián)系的情況下進(jìn)行相應(yīng)的設(shè)置。

可以看出，基于根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓，本發(fā)明實(shí)施例能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

圖2是本發(fā)明一個(gè)實(shí)施例提供的顯示設(shè)備的結(jié)構(gòu)示意圖。參見(jiàn)圖2，本實(shí)施例中的顯示設(shè)備包括時(shí)序控制器21、柵極驅(qū)動(dòng)器22、源極驅(qū)動(dòng)器23和顯示區(qū)電路24，還包括各自與柵極驅(qū)動(dòng)器22相連的若干條柵線sl(圖2中以4條為例)，和各自與源極驅(qū)動(dòng)器22相連的若干條數(shù)據(jù)線dl(圖2中以6條為例)。其中，顯示區(qū)電路24包括陣列設(shè)置的若干個(gè)單元晶體管t0，每一行的單元晶體管t0連接同一條柵線sl，每一列的單元晶體管t0連接同一條數(shù)據(jù)線dl。根據(jù)單元晶體管具體類型的不同，可以設(shè)置其源極和漏極分別所具有的連接關(guān)系，以與流過(guò)單元晶體管的電流的方向相匹配；在晶體管具有源極與漏極對(duì)稱的結(jié)構(gòu)時(shí)，源極和漏極可以視為不作特別區(qū)分的兩個(gè)電極。為方便說(shuō)明，下文均以單元晶體管t0與數(shù)據(jù)線dl相連的一極為源極作為示例。需要說(shuō)明的是，顯示區(qū)電路24可以還包括例如電容、晶體管、電極等等的結(jié)構(gòu)并按照相應(yīng)的連接關(guān)系來(lái)參與顯示功能的實(shí)現(xiàn)，但顯示功能的實(shí)現(xiàn)總會(huì)或多或少地受到單元晶體管t0的關(guān)態(tài)漏電流的影響，因此通過(guò)調(diào)整柵極關(guān)閉電壓來(lái)減小關(guān)態(tài)漏電流的影響的過(guò)程并不以顯示區(qū)電路24具有哪種具體的電路結(jié)構(gòu)或顯示設(shè)備具體為哪種顯示類型為基礎(chǔ)，因此本發(fā)明對(duì)其不做限制。

在一種示例性的顯示驅(qū)動(dòng)方式中，時(shí)序控制器21根據(jù)接收到的圖像數(shù)據(jù)向源極驅(qū)動(dòng)器23輸出控制信號(hào)，使得源極驅(qū)動(dòng)器23按照指定的時(shí)序和電壓大小在若干條數(shù)據(jù)線dl上輸出數(shù)據(jù)電壓。而且，時(shí)序控制器21還向柵極驅(qū)動(dòng)器輸出控制信號(hào)，使得柵極驅(qū)動(dòng)器22按照與源極驅(qū)動(dòng)器23相同步的時(shí)序在若干條柵線sl上輸出柵極驅(qū)動(dòng)信號(hào)。在一種示例性的信號(hào)時(shí)序中，若干行柵線sl逐行地輸出柵極開(kāi)啟電壓，使得單元晶體管t0逐行地處于打開(kāi)狀態(tài)。在任一行單元晶體管t0打開(kāi)的時(shí)段內(nèi)，若干列數(shù)據(jù)線dl上分別加載與每一處于打開(kāi)狀態(tài)的單元晶體管t0對(duì)應(yīng)的數(shù)據(jù)電壓，以將與圖像數(shù)據(jù)對(duì)應(yīng)的灰階值寫(xiě)入到該行單元晶體管t0所對(duì)應(yīng)的每一個(gè)像素或者子像素中。由此，隨著若干行柵線sl逐行地輸出柵極開(kāi)啟電壓，像素或子像素的灰階值不斷被更新，實(shí)現(xiàn)畫(huà)面的顯示。

在上述過(guò)程中，所連接的柵線sl上不是柵極開(kāi)啟電壓的單元晶體管t0會(huì)在所連接的柵線sl上的柵極關(guān)閉電壓的作用下處于關(guān)閉狀態(tài)，例如在圖2中最上面一行柵線sl上為柵極開(kāi)啟電壓時(shí)下面三行柵線sl上均為柵極關(guān)閉電壓，使得最上面一行的單元晶體管t0打開(kāi)的同時(shí)下面三行的單元晶體管t0均關(guān)閉。而處于關(guān)閉狀態(tài)下的單元晶體管t0的源極與漏極之間實(shí)際存在有數(shù)值可能很微小的電流，即關(guān)態(tài)漏電流，影響關(guān)態(tài)漏電流大小的因素包括晶體管的類型、制作材料、工藝步驟等晶體管制作工藝方面的因素，以及晶體管的柵極與源極之間的電壓vgs的大小。

圖3是本發(fā)明一個(gè)實(shí)施例提供的晶體管的源漏電流與柵源電壓之間的關(guān)系圖，即圖3中的曲線反映了一種晶體管的電壓電流特性。圖3中，橫坐標(biāo)是晶體管的柵源電壓vgs的大小，縱坐標(biāo)是晶體管的源漏電流ids的大小。其中，上述關(guān)閉狀態(tài)主要指的是晶體管的柵源電壓vgs低于一定限度時(shí)源漏電流ids相對(duì)較小的狀態(tài)。從圖3中可以看出，關(guān)閉狀態(tài)下晶體管的源漏電流ids仍會(huì)隨著柵源電壓vgs的變化而變化，并會(huì)在柵源電壓vgs等于一個(gè)與晶體管制作工藝方面的因素有關(guān)的數(shù)值vb時(shí)達(dá)到最小值。即，在源極所連接的數(shù)據(jù)電壓的大小確定的情況下，單元晶體管t0的源極電壓vs是確定的，此時(shí)如果單元晶體管t0的柵極電壓vg(由柵線所連接的柵極關(guān)閉電壓提供)滿足vgs＝vg-vs＝vb的關(guān)系，單元晶體管t0的源漏電流ids就會(huì)達(dá)到相對(duì)于其他柵極電壓vg的大小而言最小的狀態(tài)，即單元晶體管t0的關(guān)態(tài)漏電流最小的狀態(tài)。亦即，存在一個(gè)最佳的柵極關(guān)閉電壓的大小，能在數(shù)據(jù)電壓為固定數(shù)值時(shí)使單元晶體管t0的關(guān)態(tài)漏電流相對(duì)最小。

類似于圖3所示出的晶體管特性，對(duì)于顯示設(shè)備中每個(gè)單元晶體管來(lái)說(shuō)，柵極關(guān)閉電壓存在能使其關(guān)態(tài)漏電流最小的最佳數(shù)值或最佳數(shù)值范圍，而這一最佳數(shù)值或最佳數(shù)值范圍可以通過(guò)例如實(shí)驗(yàn)測(cè)定的手段在顯示設(shè)備出廠之前測(cè)量得到。比如，可以針對(duì)顯示設(shè)備中的單元晶體管整體或者分區(qū)域地測(cè)量上述數(shù)值vb的大小作為一項(xiàng)晶體管參數(shù)進(jìn)行記錄，以在通過(guò)上述數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓的大小時(shí)使用。

圖4是本發(fā)明一個(gè)實(shí)施例提供的電路驅(qū)動(dòng)方法中調(diào)整柵極關(guān)閉電壓的步驟流程示意圖。如圖4所示，上述步驟102、根據(jù)參考值調(diào)整將要在目標(biāo)時(shí)段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的大小，以使若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小，包括：

1021、根據(jù)參考值計(jì)算將要在目標(biāo)時(shí)段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的目標(biāo)值。

1022、根據(jù)目標(biāo)值向柵極驅(qū)動(dòng)器發(fā)送控制信號(hào)，以使柵極驅(qū)動(dòng)器在目標(biāo)時(shí)段內(nèi)向至少一條柵線輸出大小與目標(biāo)值對(duì)應(yīng)的柵極關(guān)閉電壓。

在一個(gè)示例中，上述步驟1021根據(jù)參考值計(jì)算將要在目標(biāo)時(shí)段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的目標(biāo)值具體包括：基于柵源電壓等于柵極電壓減去源極電壓的運(yùn)算關(guān)系，根據(jù)所述參考值和預(yù)先獲取的晶體管參數(shù)計(jì)算所述目標(biāo)值。其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時(shí)的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預(yù)設(shè)閾值時(shí)柵源電壓。

在一種示例性的實(shí)現(xiàn)方式中，顯示設(shè)備在出廠前以抽樣的方式進(jìn)行上述晶體管參數(shù)的標(biāo)定，比如對(duì)于抽樣得到的單元晶體管測(cè)量其在不同柵源電壓下的關(guān)態(tài)漏電流的大小，以確定關(guān)態(tài)漏電流最低時(shí)的柵源電壓或者關(guān)態(tài)漏電流小于預(yù)設(shè)閾值時(shí)的柵源電壓(數(shù)值范圍或者數(shù)值范圍的中心值，抽樣數(shù)量多于一個(gè)時(shí)可以將測(cè)量結(jié)果的平均值作為標(biāo)定結(jié)果)作為上述晶體管參數(shù)，固化存儲(chǔ)在顯示設(shè)備的上述時(shí)序控制器21中。

參見(jiàn)圖2，基于該晶體管參數(shù)，時(shí)序控制器21可以在例如最上面一行的柵線sl輸出柵極開(kāi)啟電壓的時(shí)段(目標(biāo)時(shí)段)開(kāi)始之前，通過(guò)圖像數(shù)據(jù)獲取目標(biāo)時(shí)段內(nèi)數(shù)據(jù)線dl上加載的數(shù)據(jù)電壓的參考值，比如：從預(yù)先存儲(chǔ)的灰階-數(shù)據(jù)電壓表中根據(jù)與目標(biāo)時(shí)段對(duì)應(yīng)的圖像數(shù)據(jù)0、100、100、100、100、255(灰階值)得到對(duì)應(yīng)的數(shù)據(jù)電壓3v、7v、7v、7v、7v、15v，從而通過(guò)取平均值的方式得到上述參考值7.7v。接下來(lái)，基于柵源電壓等于柵極電壓減去源極電壓的運(yùn)算關(guān)系，參考值(源極電壓)與晶體管參數(shù)(柵源電壓)之和即等于目標(biāo)時(shí)段內(nèi)的柵極關(guān)閉電壓的目標(biāo)值(柵極電壓)。比如在所記錄的晶體管參數(shù)為-14.2v時(shí)，參考值7.7v對(duì)應(yīng)的柵極關(guān)閉電壓的目標(biāo)值即為-14.2v+7.7v＝-6.5v。

在計(jì)算得到目標(biāo)值之后，時(shí)序控制器21可以在目標(biāo)時(shí)段的開(kāi)始時(shí)刻到來(lái)時(shí)，通過(guò)向柵極驅(qū)動(dòng)器22發(fā)送對(duì)應(yīng)的控制信號(hào)來(lái)讓柵極驅(qū)動(dòng)器22開(kāi)始輸出大小為-6.5v的柵極關(guān)閉電壓，即在圖2中最上面一行柵線sl輸出柵極開(kāi)啟電壓的時(shí)段內(nèi)，使下面三行柵線sl輸出大小為-6.5v柵極關(guān)閉電壓。可理解的是，此時(shí)數(shù)據(jù)線dl上的數(shù)據(jù)電壓即上述3v、7v、7v、7v、7v、15v，而除第一行以外的單元晶體管t0均處于關(guān)閉狀態(tài)。下面三行中的每一行單元晶體管t0的柵源電壓從左至右分別是-9.5v、-13.5v、-13.5v、-13.5v、-13.5v、-21.5v，即平均值非常接近晶體管參數(shù)-14.2v(例如在圖3中柵源電壓接近于數(shù)值vb)，因此總體上處于關(guān)閉狀態(tài)的單元晶體管t0都處于關(guān)態(tài)漏電流相對(duì)小的工作狀態(tài)下，即關(guān)態(tài)漏電流的總和相比于調(diào)整前會(huì)減小。而如果考慮到-9.5v或-21.5v的柵源電壓可能會(huì)使得單元晶體管t0的關(guān)態(tài)漏電流過(guò)大，則可以預(yù)先配置容許調(diào)整上限和/或容許調(diào)整下限，比如通過(guò)將柵極關(guān)閉電壓的容許調(diào)整范圍限制在[-5v,0v]的范圍內(nèi)，使得單元晶體管t0的柵源電壓不會(huì)高于-3v(柵極關(guān)閉電壓的上限值0v與0灰階值所對(duì)應(yīng)的數(shù)據(jù)電壓3v之差)，也不會(huì)低于-20v(柵極關(guān)閉電壓的下限值0v與255灰階值所對(duì)應(yīng)的數(shù)據(jù)電壓15v之差)，由此可以限制關(guān)態(tài)漏電流的最大值，使其不會(huì)因柵源電壓過(guò)大或過(guò)小而超過(guò)所規(guī)定的限度。由此，即實(shí)現(xiàn)了上述在滿足關(guān)態(tài)漏電流的最大值小于預(yù)設(shè)閾值的前提條件下使關(guān)態(tài)漏電流的總和最小的調(diào)整方式。

圖5是本發(fā)明一個(gè)實(shí)施例所提供的電路驅(qū)動(dòng)方法所實(shí)現(xiàn)的顯示驅(qū)動(dòng)時(shí)序的示意圖。參見(jiàn)圖5，上述若干條數(shù)據(jù)線dl在時(shí)段t1、t2、t3內(nèi)所輸出的數(shù)據(jù)電壓的平均值分別為v1、v2和v3，通過(guò)上述電路驅(qū)動(dòng)方法柵極驅(qū)動(dòng)器22將會(huì)分別在時(shí)段t1、t2、t3內(nèi)分別輸出大小經(jīng)過(guò)調(diào)整的柵極關(guān)閉電壓vgl1、vgl2和vgl3。而隨著若干條柵線sl中的柵線g1、柵線g2和柵線g3逐行地輸出柵極開(kāi)啟電壓vgh，時(shí)段t1、t2、t3中每個(gè)時(shí)段都是其中一條柵線輸出柵極開(kāi)啟電壓vgh而其他兩條柵線輸出與所在時(shí)段對(duì)應(yīng)的柵極關(guān)閉電壓?？梢钥闯?，由于時(shí)段t1、t2、t3內(nèi)數(shù)據(jù)電壓的平均值v1、v2和v3依次降低，因此按照柵極關(guān)閉電壓的目標(biāo)值等于上述參考值與上述晶體管參數(shù)之和的運(yùn)算關(guān)系，柵極關(guān)閉電壓vgl1、vgl2和vgl3也會(huì)依次降低。由此，在柵線g1輸出柵極開(kāi)啟電壓vgh的時(shí)段t1內(nèi)柵線g2和柵線g3將會(huì)輸出柵極關(guān)閉電壓vgl1，在柵線g2輸出柵極開(kāi)啟電壓vgh的時(shí)段t2內(nèi)柵線g1和柵線g3將會(huì)輸出柵極關(guān)閉電壓vgl2，在柵線g3輸出柵極開(kāi)啟電壓vgh的時(shí)段t3內(nèi)柵線g1和柵線g2將會(huì)輸出柵極關(guān)閉電壓vgl3，由此形成了如圖5所示出的波形。需要說(shuō)明的是，圖5所示出的電平高低關(guān)系僅是一種示意，實(shí)際電路的波形圖并不需要與圖5所示出的波形完全一致。

在上述示例中可以看出的是，通過(guò)根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓的大小，能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

需要說(shuō)明的是，上述示例中減小關(guān)態(tài)漏電流所造成的不良影響是對(duì)于顯示設(shè)備的所有晶體管的整體水平而言的，因而可能會(huì)在調(diào)整過(guò)程中出現(xiàn)個(gè)別晶體管的關(guān)態(tài)漏電流反而在調(diào)整后增大的情況。其主要是由于數(shù)據(jù)線之間的數(shù)據(jù)電壓差異過(guò)大導(dǎo)致的，而且并不會(huì)影響關(guān)態(tài)漏電流在總體水平上的優(yōu)化，因此并不能作為無(wú)法取得相應(yīng)技術(shù)效果的證據(jù)。而且，對(duì)于需要精細(xì)控制關(guān)態(tài)漏電流的應(yīng)用場(chǎng)景，還可以分區(qū)域地進(jìn)行上述調(diào)整過(guò)程，比如針對(duì)每一行(或者每m行，m≥2)柵線所連接的單元晶體管，分別記錄其晶體管參數(shù)并分別進(jìn)行目標(biāo)值的計(jì)算，以在調(diào)整時(shí)分別輸出不同大小的柵極關(guān)閉電壓，以使不同行之間的單元晶體管之間的差異能夠在調(diào)整時(shí)得以體現(xiàn)。而且，上述晶體管參數(shù)還可以隨時(shí)間進(jìn)行更新或優(yōu)化(比如人工更新、服務(wù)器下發(fā)，或者通過(guò)顯示設(shè)備與人工操作的配合完成測(cè)量更新)，以使調(diào)整效果在時(shí)間上得以持續(xù)。

還需要說(shuō)明的是，上述參考值與數(shù)據(jù)電壓之間的關(guān)系可以不僅限于取平均值的關(guān)系，根據(jù)應(yīng)用需求的不同，還可以結(jié)合伽馬校正、數(shù)據(jù)線電阻、耦合電容等各個(gè)可能影響數(shù)據(jù)電壓大小的因素來(lái)改變參考值的設(shè)置和計(jì)算方式，來(lái)實(shí)現(xiàn)不同應(yīng)用場(chǎng)景下所需要的調(diào)整效果，本發(fā)明對(duì)此不做限制。類似地，上述根據(jù)目標(biāo)值和晶體管參數(shù)計(jì)算目標(biāo)值的過(guò)程也可以不僅限于上述直接相加的計(jì)算方式，還可以通過(guò)理論或者經(jīng)驗(yàn)上的數(shù)值校正來(lái)實(shí)現(xiàn)所需要的調(diào)整效果。

還需要說(shuō)明的是，上述柵極驅(qū)動(dòng)器具備根據(jù)接收到的控制信號(hào)改變柵極關(guān)閉電壓的大小的功能，在柵極驅(qū)動(dòng)器以芯片形式存在時(shí)可以通過(guò)例如放大電路、分壓電路等等的結(jié)構(gòu)實(shí)現(xiàn)這一功能，在柵極驅(qū)動(dòng)器以goa(gatedriveronarray，陣列基板行驅(qū)動(dòng))電路形式存在時(shí)可以通過(guò)改變從外部連接點(diǎn)(pad)處輸入的工作電壓的大小的方式實(shí)現(xiàn)這一功能，并可以不僅限于此。在一種實(shí)現(xiàn)方式中，計(jì)算得到的目標(biāo)值通過(guò)標(biāo)識(shí)符來(lái)表示，比如計(jì)算目標(biāo)值的過(guò)程包括通過(guò)判斷參考值位于哪個(gè)數(shù)據(jù)區(qū)間來(lái)得到與參考值所處的數(shù)據(jù)區(qū)間對(duì)應(yīng)的電壓等級(jí)標(biāo)識(shí)符，而根據(jù)目標(biāo)值發(fā)送控制信號(hào)的過(guò)程包括將電壓等級(jí)標(biāo)識(shí)符以電信號(hào)的形式傳遞給柵極驅(qū)動(dòng)器，以使柵極驅(qū)動(dòng)器根據(jù)該電壓等級(jí)標(biāo)識(shí)符將輸出的柵極關(guān)閉電壓配置到相應(yīng)的電壓等級(jí)上。此外，柵極驅(qū)動(dòng)器除了可以根據(jù)控制信號(hào)實(shí)時(shí)地改變柵極關(guān)閉電壓的大小之外，還可以具備根據(jù)控制信號(hào)在所規(guī)定的目標(biāo)時(shí)段內(nèi)將柵極關(guān)閉電壓置為規(guī)定的大小的功能，并可以不僅限于此。

還需要說(shuō)明的是，上述示例中以時(shí)序控制器作為上述電路驅(qū)動(dòng)方法的執(zhí)行主體，可以例如通過(guò)在時(shí)序控制器中配置相應(yīng)的程序來(lái)實(shí)現(xiàn)，也可以通過(guò)在時(shí)序控制器中添加相應(yīng)的數(shù)據(jù)處理電路來(lái)實(shí)現(xiàn)，還可以是兩者的結(jié)合。而在其他實(shí)現(xiàn)方式中，上述電路驅(qū)動(dòng)方法還可以由任意一個(gè)能夠獲取到圖像數(shù)據(jù)或數(shù)據(jù)電壓，并能夠直接或間接地改變柵極關(guān)閉電壓大小的結(jié)構(gòu)或結(jié)構(gòu)的組合來(lái)實(shí)現(xiàn)，例如顯示設(shè)備的總控芯片或可與顯示設(shè)備相連的外部設(shè)備等等，并可以不僅限于此。

圖6是本發(fā)明一個(gè)實(shí)施例提供的一種用于顯示設(shè)備的電路驅(qū)動(dòng)裝置的結(jié)構(gòu)框圖，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，其示例可參見(jiàn)圖2及其相關(guān)說(shuō)明。參見(jiàn)圖6，所述電路驅(qū)動(dòng)裝置包括：

獲取模塊31，被配置為獲取將要在目標(biāo)時(shí)段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

調(diào)整模塊32，被配置為根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小。

在一種可能的實(shí)現(xiàn)方式中，所述顯示設(shè)備還包括與所述若干條柵線相連的柵極驅(qū)動(dòng)器；所述調(diào)整模塊32包括：

計(jì)算單元，被配置為根據(jù)所述參考值計(jì)算將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標(biāo)值；

發(fā)送單元，被配置為根據(jù)所述目標(biāo)值向所述柵極驅(qū)動(dòng)器發(fā)送控制信號(hào)，以使所述柵極驅(qū)動(dòng)器在所述目標(biāo)時(shí)段內(nèi)向至少一條所述柵線輸出大小與所述目標(biāo)值對(duì)應(yīng)的柵極關(guān)閉電壓。

在一種可能的實(shí)現(xiàn)方式中，所述計(jì)算單元進(jìn)一步被配置為：

基于柵源電壓等于柵極電壓減去源極電壓的運(yùn)算關(guān)系，根據(jù)所述參考值和預(yù)先獲取的晶體管參數(shù)計(jì)算所述目標(biāo)值；

其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時(shí)的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預(yù)設(shè)閾值時(shí)柵源電壓。

在一種可能的實(shí)現(xiàn)方式中，所述目標(biāo)時(shí)段為下述的至少一種：

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線的下一行柵線輸出柵極開(kāi)啟電壓的時(shí)間段；

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開(kāi)啟電壓的過(guò)程中，當(dāng)前輸出柵極開(kāi)啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開(kāi)啟電壓的時(shí)間段，所述n1為大于1的整數(shù)；

當(dāng)前顯示幀之后的n2個(gè)顯示幀所對(duì)應(yīng)的時(shí)間段，所述n2為大于0的整數(shù)；

至少一個(gè)從預(yù)定時(shí)刻開(kāi)始經(jīng)過(guò)預(yù)定時(shí)長(zhǎng)的時(shí)間段；

從所述顯示設(shè)備下一次開(kāi)機(jī)到所述顯示設(shè)備下一次關(guān)機(jī)的時(shí)間段。

關(guān)于本實(shí)施例中的裝置，其中各個(gè)模塊及單元執(zhí)行操作的具體方式已經(jīng)在上文的方法的實(shí)施例中進(jìn)行了詳細(xì)描述，此處不再詳細(xì)闡述說(shuō)明。

基于同樣的發(fā)明構(gòu)思，本發(fā)明還提供了一種用于顯示設(shè)備的電子裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，所述電子裝置包括：處理器和用于存儲(chǔ)處理器可執(zhí)行的指令的存儲(chǔ)器；其中，所述處理器被配置為：獲取將要在目標(biāo)時(shí)段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；根據(jù)所述參考值調(diào)整將要在所述目標(biāo)時(shí)段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個(gè)單元晶體管的關(guān)態(tài)漏電流的最大值減小。

其中，所述電子裝置中的上述處理器可以包括：微處理器，特定應(yīng)用集成電路(application-specificintegratedcircuit，asic)，數(shù)字信號(hào)處理器(dsp)、數(shù)字信號(hào)處理設(shè)備(dspd)、可編程邏輯器件(pld)、現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)、控制器、微控制器，或者多個(gè)用于控制程序執(zhí)行的集成電路。所述電子裝置中的上述存儲(chǔ)器可以包括只讀存儲(chǔ)器(read-onlymemory，rom)或可存儲(chǔ)靜態(tài)信息和指令的其他類型的靜態(tài)存儲(chǔ)設(shè)備，隨機(jī)存取存儲(chǔ)器(randomaccessmemory，ram)或者可存儲(chǔ)信息和指令的其他類型的動(dòng)態(tài)存儲(chǔ)設(shè)備，也可以包括電可擦可編程只讀存儲(chǔ)器(electricallyerasableprogrammableread-onlymemory，eeprom)、磁盤(pán)存儲(chǔ)介質(zhì)或者其他磁存儲(chǔ)設(shè)備、或者能夠用于攜帶或存儲(chǔ)具有指令或數(shù)據(jù)結(jié)構(gòu)形式的期望的程序代碼并能夠由計(jì)算機(jī)存取的任何其他介質(zhì)，但不限于此。存儲(chǔ)器可以是獨(dú)立設(shè)置的，也可以和處理器集成在一起。在一個(gè)示例中，所述電子裝置為顯示設(shè)備中的時(shí)序控制器或者包括時(shí)序控制器的電路板、陣列基板或顯示面板。

本發(fā)明的實(shí)施例還提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，用于包含用于執(zhí)行上述方法的指令或程序。通過(guò)執(zhí)行存儲(chǔ)的指令或程序，可以實(shí)現(xiàn)本申請(qǐng)?zhí)峁┑碾娐夫?qū)動(dòng)方法。

基于同樣的發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供了一種顯示裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個(gè)單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個(gè)連接所述數(shù)據(jù)線，所述顯示設(shè)備還包括上述任意一種的用于顯示設(shè)備的電路驅(qū)動(dòng)裝置、上述任意一種的用于顯示設(shè)備的電子裝置，或者上述任意一種的用于顯示設(shè)備的可讀存儲(chǔ)介質(zhì)。需要說(shuō)明的是，本發(fā)明實(shí)施例中的顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

可以看出，基于根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓，本發(fā)明實(shí)施例的電路驅(qū)動(dòng)方法及裝置、電子裝置、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)和顯示設(shè)備均能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。