本發(fā)明涉及信號(hào)測(cè)試技術(shù)領(lǐng)域，尤其涉及一種用于測(cè)量編碼器信號(hào)頻率的裝置、方法及搬運(yùn)裝置的運(yùn)行檢測(cè)裝置。

背景技術(shù)：

在倉庫中使用搬運(yùn)裝置運(yùn)輸貨物，搬運(yùn)裝置可以為搬運(yùn)機(jī)器人等。搬運(yùn)機(jī)器人在運(yùn)輸貨物的過程中，由于各種器件、工況、嵌入式軟件的運(yùn)算等各種原因，可能會(huì)偏離行駛路線，對(duì)于存放有大量貨架的倉庫，對(duì)于搬運(yùn)機(jī)器人行駛軌跡的實(shí)時(shí)糾偏就顯得格外重要。目前，通過捕獲與搬運(yùn)機(jī)器人的電機(jī)或者車輪相連的編碼器的值，確定搬運(yùn)機(jī)器人運(yùn)行的實(shí)際數(shù)值。例如，編碼器所輸出信號(hào)的頻率相當(dāng)于電機(jī)旋轉(zhuǎn)的角速度(當(dāng)編碼器安放在減速機(jī)的不同位置時(shí)，計(jì)算所得的速度還與減速比有關(guān))，此數(shù)值乘以車輪周長則可計(jì)算所得左右車輪的線速度。對(duì)于搬運(yùn)機(jī)器人設(shè)置有左、右車輪的期望線速度，將左、右車輪實(shí)際的線速度與期望的線速度進(jìn)行對(duì)比，根據(jù)差值對(duì)當(dāng)前左、右車輪速度進(jìn)行調(diào)整，使搬運(yùn)機(jī)器人的運(yùn)行姿態(tài)不斷地逼近期望狀態(tài)。目前，通常采用測(cè)量電路來捕獲編碼器輸出的脈沖，并計(jì)算被測(cè)信號(hào)的頻率值，但計(jì)算誤差較大，并且當(dāng)需要捕獲多個(gè)編碼器的輸出信號(hào)并計(jì)算頻率值時(shí)，采集信號(hào)比較困難。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明要解決的一個(gè)技術(shù)問題是提供一種用于測(cè)量編碼器信號(hào)頻率的裝置、方法及搬運(yùn)裝置的運(yùn)行檢測(cè)裝置。

根據(jù)本發(fā)明的一個(gè)方面，提供一種用于測(cè)量編碼器信號(hào)頻率的裝置，包括：參考信號(hào)計(jì)數(shù)模塊，用于接收參考信號(hào)，并記錄在測(cè)量周期內(nèi)所述參考信號(hào)的脈沖個(gè)數(shù)n0；測(cè)量信號(hào)計(jì)數(shù)模塊，用于接收編碼器輸出的被測(cè)信號(hào)，并記錄在所述測(cè)量周期內(nèi)所述被測(cè)信號(hào)的脈沖個(gè)數(shù)nx；頻率確定模塊，用于計(jì)算所述nx與所述n0的商，以及所述商與所述參考信號(hào)的頻率值的乘積，其中，所述乘積為所述被測(cè)信號(hào)的頻率。

可選地，多個(gè)所述測(cè)量信號(hào)計(jì)數(shù)模塊分別接收多個(gè)編碼器輸出的被測(cè)信號(hào)，并分別記錄在所述測(cè)量周期內(nèi)多個(gè)所述被測(cè)信號(hào)的脈沖個(gè)數(shù)nx；其中，所述測(cè)量信號(hào)計(jì)數(shù)模塊與所述編碼器的數(shù)量相同。

可選地，所述頻率確定模塊包括：除法器，用于接收所述參考信號(hào)計(jì)數(shù)模塊輸出的所述n0，以及所述測(cè)量信號(hào)計(jì)數(shù)模塊輸出的所述nx，計(jì)算所述nx與所述n0的商；乘法器，用于接收所述參考信號(hào)的頻率值，計(jì)算所述商與所述頻率值的乘積并輸出。

可選地，所述參考信號(hào)計(jì)數(shù)模塊包括：第一D觸發(fā)器、第一計(jì)數(shù)器和第一鎖存器；閘門信號(hào)接入所述第一D觸發(fā)器的觸發(fā)端；所述閘門信號(hào)通過非門接入所述第一鎖存器的控制端；所述被測(cè)信號(hào)接入所述第一D觸發(fā)器的時(shí)鐘輸入端；所述參考信號(hào)接入所述第一計(jì)數(shù)器的計(jì)數(shù)端；所述第一D觸發(fā)器的輸出信號(hào)與所述第一計(jì)數(shù)器輸出的所述參考信號(hào)計(jì)數(shù)信號(hào)相與后接入所述第一計(jì)數(shù)器的計(jì)數(shù)使能端口；所述第一計(jì)數(shù)器的輸出端接入所述第一鎖存器的輸入端。

可選地，所述測(cè)量信號(hào)計(jì)數(shù)模塊包括：第二D觸發(fā)器、第二計(jì)數(shù)器和第二鎖存器；所述閘門信號(hào)接入所述第二D觸發(fā)器的觸發(fā)端；所述閘門信號(hào)通過非門接入所述第二鎖存器的控制端；所述被測(cè)信號(hào)分別接入所述第二D觸發(fā)器的時(shí)鐘輸入端、所述第二計(jì)數(shù)器的計(jì)數(shù)端；所述第二D觸發(fā)器的輸出信號(hào)與所述參考信號(hào)計(jì)數(shù)信號(hào)相與后接入所述第二計(jì)數(shù)器的計(jì)數(shù)使能端口；所述第二計(jì)數(shù)器的輸出端接入所述第二鎖存器的輸入端。

可選地，信號(hào)整流模塊，用于將所述參考信號(hào)和/或所述被測(cè)信號(hào)整形為方波。

根據(jù)本發(fā)明的另一方面，提供一種搬運(yùn)裝置的運(yùn)行檢測(cè)裝置，包括：如上所述的用于測(cè)量編碼器信號(hào)頻率的裝置；其中，所述編碼器安裝在搬運(yùn)裝置的車軸或電機(jī)輸出軸上。

根據(jù)本發(fā)明的又一方面，提供一種用于測(cè)量編碼器信號(hào)頻率的方法，包括：接收參考信號(hào)，并記錄在測(cè)量周期內(nèi)所述參考信號(hào)的脈沖個(gè)數(shù)n0；接收編碼器輸出的被測(cè)信號(hào)，并記錄在所述測(cè)量周期內(nèi)所述被測(cè)信號(hào)的脈沖個(gè)數(shù)nx；計(jì)算所述nx與所述n0的商，以及所述商與所述參考信號(hào)的頻率值的乘積，其中，所述乘積為所述被測(cè)信號(hào)的頻率。

可選地，分別接收多個(gè)編碼器輸出的被測(cè)信號(hào)，并分別記錄在所述測(cè)量周期內(nèi)多個(gè)所述被測(cè)信號(hào)的脈沖個(gè)數(shù)nx。

可選地，當(dāng)檢測(cè)到閘門信號(hào)為有效、并且檢測(cè)到所述被測(cè)信號(hào)的上升沿時(shí)，則開始同步記錄所述n0和所述nx；當(dāng)判斷所述n0達(dá)到預(yù)設(shè)的閾值、并且檢測(cè)到所述被測(cè)信號(hào)的上升沿時(shí)，則停止記錄所述n0和所述nx。

可選地，在停止記錄所述n0和所述nx后，將所述閘門信號(hào)設(shè)置為失效。

可選地，所述接收參考信號(hào)、并記錄在測(cè)量周期內(nèi)所述參考信號(hào)的脈沖個(gè)數(shù)n0包括：當(dāng)檢測(cè)到所述閘門信號(hào)為有效、并且檢測(cè)到所述被測(cè)信號(hào)的上升沿時(shí)時(shí)，第一D觸發(fā)器輸出第一使能電平；當(dāng)?shù)谝挥?jì)數(shù)器輸出的參考信號(hào)計(jì)數(shù)信號(hào)與所述第一使能電平相與后為觸發(fā)所述第一計(jì)數(shù)器進(jìn)行計(jì)數(shù)的有效使能電平時(shí)，則所述第一計(jì)數(shù)器對(duì)接入的所述參考信號(hào)的n0進(jìn)行計(jì)數(shù)，并將計(jì)數(shù)值輸入到第一鎖存器；當(dāng)所述參考信號(hào)計(jì)數(shù)信號(hào)失效時(shí)，則所述第一計(jì)數(shù)器停止對(duì)所述n0進(jìn)行計(jì)數(shù)；其中，當(dāng)所述n0達(dá)到預(yù)設(shè)的閾值時(shí)，所述參考信號(hào)計(jì)數(shù)信號(hào)失效；當(dāng)所述閘門信號(hào)失效時(shí)，控制所述第一鎖存器輸出所述n0。

可選地，所述接收編碼器輸出的被測(cè)信號(hào)，并記錄在所述測(cè)量周期內(nèi)所述被測(cè)信號(hào)的脈沖個(gè)數(shù)nx包括：當(dāng)檢測(cè)到所述閘門信號(hào)為有效、并且檢測(cè)到所述被測(cè)信號(hào)的上升沿時(shí)，第二D觸發(fā)器輸出第二使能電平；當(dāng)所述參考信號(hào)計(jì)數(shù)信號(hào)與所述第二使能電平相與后為觸發(fā)第二計(jì)數(shù)器進(jìn)行計(jì)數(shù)的有效使能電平時(shí)，則所述第二計(jì)數(shù)器對(duì)接入的所述被測(cè)信號(hào)的nx進(jìn)行計(jì)數(shù)，并將計(jì)數(shù)值輸入到第二鎖存器；當(dāng)所述參考信號(hào)計(jì)數(shù)信號(hào)失效時(shí)，則所述第二計(jì)數(shù)器停止對(duì)所述nx進(jìn)行計(jì)數(shù)；當(dāng)所述閘門信號(hào)失效時(shí)，控制所述第二鎖存器輸出所述nx。

根據(jù)本發(fā)明的再一方面，提供一種用于測(cè)量編碼器信號(hào)頻率的裝置，包括：存儲(chǔ)器；以及耦接至所述存儲(chǔ)器的處理器，所述處理器被配置為基于存儲(chǔ)在所述存儲(chǔ)器中的指令，執(zhí)行如上所述的用于測(cè)量編碼器信號(hào)頻率的方法。

本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置、方法及運(yùn)行檢測(cè)裝置，通過多周期同步記錄參考信號(hào)和被測(cè)信號(hào)的脈沖數(shù)，并基于脈沖數(shù)以及參考信號(hào)的頻率計(jì)算出被測(cè)信號(hào)的頻率，可以減少系統(tǒng)資源消耗，提高處理效率，并保證測(cè)量精度，減小測(cè)量誤差，能夠支持對(duì)多個(gè)編碼器的輸出信號(hào)同時(shí)進(jìn)行測(cè)量，準(zhǔn)確獲取多個(gè)搬運(yùn)裝置的速度，高效地對(duì)搬運(yùn)裝置的速度進(jìn)行調(diào)節(jié)。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的一個(gè)實(shí)施例的模塊示意圖；

圖2為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的一個(gè)實(shí)施例中頻率確定模塊的模塊示意圖；

圖3為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的另一個(gè)實(shí)施例的模塊示意圖；

圖4A為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的同步采集信號(hào)的原理圖；

圖4B為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的參考信號(hào)輸出單元的示意圖；

圖5為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的一個(gè)實(shí)施例的中參考信號(hào)計(jì)數(shù)模塊的示意圖；

圖6為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的一個(gè)實(shí)施例的中測(cè)量信號(hào)計(jì)數(shù)模塊的示意圖；

圖7為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的方法的一個(gè)實(shí)施例的流程示意圖；

圖8為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的方法的另一個(gè)實(shí)施例的流程示意圖。

圖9為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的又一個(gè)實(shí)施例的模塊示意圖。

具體實(shí)施方式

下面參照附圖對(duì)本發(fā)明進(jìn)行更全面的描述，其中說明本發(fā)明的示例性實(shí)施例。下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。下面結(jié)合各個(gè)圖和實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)行多方面的描述。

下文中的“第一”、“第二”等僅用于描述上相區(qū)別，并沒有其它特殊的含義。

如圖1所示，本發(fā)明提供一種用于測(cè)量編碼器信號(hào)頻率的裝置，包括：參考信號(hào)計(jì)數(shù)模塊11、測(cè)量信號(hào)計(jì)數(shù)模塊12和頻率確定模塊13。參考信號(hào)計(jì)數(shù)模塊11接收參考信號(hào)，并記錄在測(cè)量周期內(nèi)參考信號(hào)的脈沖個(gè)數(shù)n0。測(cè)量信號(hào)計(jì)數(shù)模塊12接收編碼器輸出的被測(cè)信號(hào)，并記錄在測(cè)量周期內(nèi)被測(cè)信號(hào)的脈沖個(gè)數(shù)nx。頻率確定模塊13計(jì)算nx與n0的商，以及商與參考信號(hào)的頻率值的乘積，乘積為被測(cè)信號(hào)的頻率。

參考信號(hào)計(jì)數(shù)模塊11、測(cè)量信號(hào)計(jì)數(shù)模塊12和頻率確定模塊13可以有多種實(shí)現(xiàn)形式，如FPGA(Field－Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)、CPLD(Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)等。例如，F(xiàn)PGA對(duì)于處理并行電路有獨(dú)特的優(yōu)越性，采用FPGA實(shí)現(xiàn)參考信號(hào)計(jì)數(shù)模塊11、測(cè)量信號(hào)計(jì)數(shù)模塊12和頻率確定模塊13，能夠?qū)Χ鄠€(gè)編碼器輸出的被測(cè)信號(hào)進(jìn)行采集等，或者，頻率確定模塊13可以采用DSP等。

如圖2所示，頻率確定模塊13包括：除法器131和乘法器132。除法器131接收參考信號(hào)計(jì)數(shù)模塊11輸出的n0，以及測(cè)量信號(hào)計(jì)數(shù)模塊12輸出的nx，計(jì)算nx與n0的商。乘法器132接收參考信號(hào)的頻率值，計(jì)算商與頻率值的乘積并輸出。除法器131和乘法器132可以實(shí)現(xiàn)為DSP或ARM等。

編碼器把搬移裝置的車輪的角位移轉(zhuǎn)換成脈沖信號(hào)，參考信號(hào)為脈沖信號(hào)，參考信號(hào)的頻率已知。可以設(shè)置多個(gè)測(cè)量信號(hào)計(jì)數(shù)模塊，測(cè)量信號(hào)計(jì)數(shù)模塊與編碼器的數(shù)量相同，分別接收多個(gè)編碼器輸出的被測(cè)信號(hào)，并分別記錄在測(cè)量周期內(nèi)多個(gè)被測(cè)信號(hào)的脈沖個(gè)數(shù)nx，可以計(jì)算多個(gè)編碼器輸出的被測(cè)信號(hào)的頻率。

如圖3所示，設(shè)置一個(gè)參考信號(hào)計(jì)數(shù)模塊，即f0計(jì)數(shù)模塊，設(shè)置多個(gè)測(cè)量信號(hào)計(jì)數(shù)模塊，即fx1同步計(jì)數(shù)模塊、fx2同步計(jì)數(shù)模塊……fxn同步計(jì)數(shù)模,可同時(shí)對(duì)多個(gè)編碼器輸出的被測(cè)信號(hào)記錄脈沖個(gè)數(shù)。除法器可以選用16位除法器，分別計(jì)算多個(gè)被測(cè)信號(hào)的脈沖個(gè)數(shù)與參考信號(hào)的脈沖個(gè)數(shù)的商，設(shè)置多個(gè)乘法器，分別計(jì)算除法器輸出的商與參考信號(hào)的頻率值的乘積并輸出，獲取多個(gè)編碼器輸出的被測(cè)信號(hào)的頻率值。

如圖4A所示，測(cè)量周期為T，即為閘門信號(hào)處于高電平的時(shí)間T，參考信號(hào)的時(shí)鐘基準(zhǔn)頻率為f0(在下文中用f0代表參考信號(hào))，編碼器輸出的被測(cè)信號(hào)的待測(cè)頻率為fx(在下文中用fx代表被測(cè)信號(hào))。當(dāng)閘門開通時(shí)，遇到fx的上升沿后，n0及nx同時(shí)開始計(jì)數(shù)，當(dāng)n0計(jì)到滿足時(shí)間約等于閘門時(shí)間T時(shí)，在fx的下一個(gè)上升沿，關(guān)閉閘門，n0和nx停止計(jì)數(shù)，則在測(cè)量周期內(nèi)有整數(shù)倍的Tx，可以得到f0和fx的對(duì)應(yīng)關(guān)系為:

根據(jù)上述測(cè)量方法以及公式1－1可知，測(cè)量編碼器輸出的被測(cè)信號(hào)的頻率的相對(duì)誤差約等于由此可知，以當(dāng)計(jì)數(shù)所得n0越大時(shí)，相對(duì)誤差則會(huì)越小。當(dāng)采用的參考信號(hào)的時(shí)鐘基準(zhǔn)頻率f0為100MHz，T為10s時(shí)，測(cè)量誤差可達(dá)10^-9。通過提高參考信號(hào)的基準(zhǔn)頻率，誤差可以進(jìn)一步提高精度。

在一個(gè)實(shí)施例中，基準(zhǔn)時(shí)鐘的產(chǎn)生可以采用FPGA芯片的外部時(shí)鐘晶振，頻率為50MHz，可以采用FPGA自帶的PLL將外部晶振的頻率倍頻到100MHz，作為頻率測(cè)量的時(shí)鐘基準(zhǔn)。PLL模塊可以使用MegaWizard Plug-In生成，生成的模塊圖如圖4B所示，inclk0引腳則連接晶振的輸出，areset引腳連接復(fù)位信號(hào)，c0引腳則為PLL的輸出時(shí)鐘，該時(shí)鐘即為參考信號(hào)的基準(zhǔn)時(shí)鐘f0。如果參考信號(hào)和/或被測(cè)信號(hào)不是信號(hào)質(zhì)量較好的方波時(shí)，則通過信號(hào)整流模塊將參考信號(hào)和/或被測(cè)信號(hào)整形為方波，對(duì)經(jīng)過整形的信號(hào)進(jìn)行測(cè)量。

如圖5所示，參考信號(hào)計(jì)數(shù)模塊包括：第一D觸發(fā)器51、第一計(jì)數(shù)器53和第一鎖存器54。第一計(jì)數(shù)器53可以選用16位的計(jì)數(shù)器，當(dāng)接入的被計(jì)數(shù)信號(hào)為高電平時(shí)才開始計(jì)數(shù)，為低電平則停止計(jì)數(shù)。每次重新計(jì)數(shù)時(shí)都需要先將計(jì)數(shù)值清零。

閘門信號(hào)接入第一D觸發(fā)器51的觸發(fā)端D。閘門信號(hào)通過非門55接入第一鎖存器54的控制端G。被測(cè)信號(hào)fx接入第一D觸發(fā)器51的時(shí)鐘輸入端CP，參考信號(hào)f0接入第一計(jì)數(shù)器53的計(jì)數(shù)端CP。第一D觸發(fā)器51的輸出端Q發(fā)送的輸出信號(hào)與第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)輸入與門52，與門52的輸出端接入第一計(jì)數(shù)器53的計(jì)數(shù)使能端口En。第一計(jì)數(shù)器53的輸出端cnt與第二鎖存器54的輸入端IN相連。通過在第一計(jì)數(shù)器53的復(fù)位端rst_n輸入復(fù)位信號(hào)rst_n，清除第一計(jì)數(shù)器53記錄的各種數(shù)值。

由于f0和fx需要在測(cè)量周期內(nèi)同步計(jì)數(shù)，即第一計(jì)數(shù)器53在第一D觸發(fā)器51的輸出信號(hào)與參考信號(hào)計(jì)數(shù)信號(hào)都為高電平時(shí)進(jìn)行計(jì)數(shù)。根據(jù)預(yù)設(shè)的閘門時(shí)間設(shè)置n0的閾值，如果第一計(jì)數(shù)器53進(jìn)行計(jì)數(shù)的n0值小于此閾值時(shí)，則第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)為高電平，如果第一計(jì)數(shù)器53進(jìn)行計(jì)數(shù)的n0值達(dá)到此閾值時(shí)，則第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)為低電平，則第一計(jì)數(shù)器53停止計(jì)數(shù)。

當(dāng)檢測(cè)到閘門信號(hào)為有效、并且檢測(cè)到被測(cè)信號(hào)fx的上升沿時(shí)時(shí)，第一D觸發(fā)器51的輸出端Q輸出第一使能電平，第一使能電平為高電平，第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)也為高電平。當(dāng)參考信號(hào)計(jì)數(shù)信號(hào)與第一使能電平相與后為觸發(fā)第一計(jì)數(shù)器進(jìn)行計(jì)數(shù)的有效使能電平，即為高電平時(shí)，第一計(jì)數(shù)器53對(duì)接入第一計(jì)數(shù)器53的計(jì)數(shù)端CP的參考f0的n0進(jìn)行計(jì)數(shù)，第一計(jì)數(shù)器53將計(jì)數(shù)值輸入到第一鎖存器54的輸入端IN,第一鎖存器54保存n0。

當(dāng)?shù)谝挥?jì)數(shù)器53計(jì)數(shù)的n0值達(dá)到閾值時(shí)，則第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)為低電平，則參考信號(hào)計(jì)數(shù)信號(hào)失效，或者，閘門型號(hào)為失效，即為低電平時(shí)，則第一計(jì)數(shù)器53停止對(duì)n0進(jìn)行計(jì)數(shù)。當(dāng)閘門信號(hào)失效時(shí)，則在第一鎖存器54的控制端G輸入高電平，控制第一鎖存器54輸出n0。

如圖6所示，測(cè)量信號(hào)計(jì)數(shù)模塊包括：第二D觸發(fā)器61、第二計(jì)數(shù)器63和第二鎖存器64。閘門信號(hào)接入第二D觸發(fā)器61的觸發(fā)端D，閘門信號(hào)通過非門65接入第二鎖存器64的控制端G。被測(cè)信號(hào)fx分別接入第二D觸發(fā)器61的時(shí)鐘輸入端CP、第二計(jì)數(shù)63的計(jì)數(shù)端CP。第二D觸發(fā)器61的輸出端Q發(fā)送的輸出信號(hào)與第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)輸入與門62，在通過與門62相與后的信號(hào)接入第二計(jì)數(shù)器63的計(jì)數(shù)使能端口En。通過參考信號(hào)計(jì)數(shù)信號(hào)可以保證對(duì)no和nx同步計(jì)數(shù)。第二計(jì)數(shù)器的輸出端cnt與第二鎖存器64的輸入端IN。通過在第二計(jì)數(shù)器63的復(fù)位端rst_n輸入復(fù)位信號(hào)rst_n，清除第一計(jì)數(shù)器63記錄的各種數(shù)值。

當(dāng)檢測(cè)到閘門信號(hào)為有效(高電平)、并且檢測(cè)到被測(cè)信號(hào)fx的上升沿時(shí)，第二D觸發(fā)器61的輸出端Q輸出第二使能電平(高電平)。第二計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)為高電平,當(dāng)參考信號(hào)計(jì)數(shù)信號(hào)與第二使能電平相與后為觸發(fā)第二計(jì)數(shù)器63進(jìn)行計(jì)數(shù)的有效使能電平，即為高電平時(shí)，則第二計(jì)數(shù)器63對(duì)接入第二計(jì)數(shù)器53的計(jì)數(shù)端CP的被測(cè)信號(hào)fx的nx進(jìn)行計(jì)數(shù)，第二計(jì)數(shù)器63的輸出端cnt將計(jì)數(shù)值輸入到第二鎖存器64的輸入端IN,第一鎖存器54保存nx。

當(dāng)?shù)谝挥?jì)數(shù)器53計(jì)數(shù)的n0值達(dá)到閾值時(shí)，則第一計(jì)數(shù)器53的En_f0cnt端口輸出的參考信號(hào)計(jì)數(shù)信號(hào)為低電平，則參考信號(hào)計(jì)數(shù)信號(hào)失效，或者，閘門型號(hào)為失效，即為低電平時(shí)，則第二計(jì)數(shù)器63停止對(duì)nx進(jìn)行計(jì)數(shù)。當(dāng)閘門信號(hào)失效時(shí)，通過在第二鎖存器64的控制端G輸入高電平，控制第二鎖存器64輸出nx。

在一個(gè)實(shí)施例中，提供一種搬運(yùn)裝置的運(yùn)行檢測(cè)裝置，包括如上的用于測(cè)量編碼器信號(hào)頻率的裝置。編碼器安裝在搬運(yùn)裝置的車軸或電機(jī)輸出軸上，車軸可以為左輪軸和/或右輪軸等，編碼器的數(shù)量可以為多個(gè)。

上述實(shí)施例中的用于測(cè)量編碼器信號(hào)頻率的裝置、方法，通過多周期同步記錄參考信號(hào)和被測(cè)信號(hào)的脈沖數(shù)，并基于脈沖數(shù)以及參考信號(hào)的頻率計(jì)算出被測(cè)信號(hào)的頻率，能夠準(zhǔn)確、穩(wěn)定地獲得被測(cè)信號(hào)的頻率，可以減少系統(tǒng)資源消耗，提高處理效率，并保證測(cè)量精度，減小測(cè)量誤差，能夠支持對(duì)多個(gè)編碼器的輸出信號(hào)同時(shí)進(jìn)行測(cè)量，準(zhǔn)確獲取多個(gè)搬運(yùn)裝置的速度，高效地對(duì)搬運(yùn)裝置的速度進(jìn)行調(diào)節(jié)。

圖7為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的方法的一個(gè)實(shí)施例的流程示意圖，如圖7所示：

步驟701，接收參考信號(hào)，并記錄在測(cè)量周期內(nèi)參考信號(hào)的脈沖個(gè)數(shù)n0。

步驟702，接收編碼器輸出的被測(cè)信號(hào)，并記錄在測(cè)量周期內(nèi)被測(cè)信號(hào)的脈沖個(gè)數(shù)nx。

步驟703，計(jì)算nx與n0的商，以及商與參考信號(hào)的頻率值的乘積，其中，乘積為被測(cè)信號(hào)的頻率。

在一個(gè)實(shí)施例中，可以分別接收多個(gè)編碼器輸出的被測(cè)信號(hào)，并分別記錄在測(cè)量周期內(nèi)多個(gè)被測(cè)信號(hào)的脈沖個(gè)數(shù)nx。當(dāng)檢測(cè)到閘門信號(hào)為有效、并且檢測(cè)到被測(cè)信號(hào)的上升沿時(shí)，則開始同步記錄n0和nx。當(dāng)判斷n0達(dá)到預(yù)設(shè)的閾值、并且檢測(cè)到被測(cè)信號(hào)的上升沿時(shí)，則停止記錄n0和nx，在停止記錄n0和nx后，將閘門信號(hào)設(shè)置為失效。

圖8為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的方法的另一個(gè)實(shí)施例的流程示意圖，如圖8所示：

步驟801，將復(fù)位信號(hào)置為有效，清除各項(xiàng)計(jì)數(shù)值，根據(jù)閘門的時(shí)間，即測(cè)量周期，設(shè)定n0的上限值。

步驟802，將閘門信號(hào)置1，當(dāng)閘門信號(hào)為高電平時(shí)為有效信號(hào)。

步驟803，判斷是否遇到fx上升沿，如果是，則進(jìn)入步驟804。

步驟804，將計(jì)數(shù)使能信號(hào)置為有效，即為高電平。

步驟805，n0及nx都進(jìn)行加1計(jì)數(shù)。

步驟806，判斷n0計(jì)數(shù)是否達(dá)到上限值，如果是，則進(jìn)入步驟807，如果否，則循環(huán)執(zhí)行步驟805。

步驟807，判斷是否檢測(cè)到fx的上升沿，如果是，則進(jìn)入步驟808。

步驟808，將閘門信號(hào)置0，當(dāng)閘門信號(hào)為低電平時(shí)為失效信號(hào)。

步驟809，拷貝保存計(jì)數(shù)所得值，獲取n0及nx，清理計(jì)數(shù)值為0。

圖9為根據(jù)本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的裝置的又一個(gè)實(shí)施例的模塊示意圖，如圖9所示：該裝置可包括存儲(chǔ)器61和處理器62，存儲(chǔ)器91用于存儲(chǔ)指令，處理器92耦合到存儲(chǔ)器91，處理器92被配置為基于存儲(chǔ)器91存儲(chǔ)的指令執(zhí)行實(shí)現(xiàn)上述的用于測(cè)量編碼器信號(hào)頻率的方法。

存儲(chǔ)器91可以為高速RAM存儲(chǔ)器、非易失性存儲(chǔ)器(non-volatile memory)等，存儲(chǔ)器91也可以是存儲(chǔ)器陣列。存儲(chǔ)器91還可能被分塊，并且塊可按一定的規(guī)則組合成虛擬卷。處理器92可以為由FPGA模塊與DSP模塊組合的處理器、或?qū)Ｓ眉呻娐稟SIC(Application Specific Integrated Circuit)，或者是被配置成實(shí)施本發(fā)明的用于測(cè)量編碼器信號(hào)頻率的方法的一個(gè)或多個(gè)集成電路。

上述實(shí)施例中的用于測(cè)量編碼器信號(hào)頻率的裝置、方法及運(yùn)行檢測(cè)裝置，通過多周期同步記錄參考信號(hào)和被測(cè)信號(hào)的脈沖數(shù)，并基于脈沖數(shù)以及參考信號(hào)的頻率計(jì)算出被測(cè)信號(hào)的頻率，能夠準(zhǔn)確、穩(wěn)定地獲得被測(cè)信號(hào)的頻率，可以減少系統(tǒng)資源消耗，提高處理效率，并保證測(cè)量精度，減小測(cè)量誤差，能夠支持對(duì)多個(gè)編碼器的輸出信號(hào)同時(shí)進(jìn)行測(cè)量，準(zhǔn)確獲取多個(gè)搬運(yùn)裝置的速度，高效地對(duì)搬運(yùn)裝置的速度進(jìn)行調(diào)節(jié)，滿足對(duì)倉儲(chǔ)單位對(duì)貨物運(yùn)輸?shù)囊?，提高了運(yùn)送貨物的準(zhǔn)確性以及工作效率。

可能以許多方式來實(shí)現(xiàn)本發(fā)明的方法和系統(tǒng)。例如，可通過軟件、硬件、固件或者軟件、硬件、固件的任何組合來實(shí)現(xiàn)本發(fā)明的方法和系統(tǒng)。用于方法的步驟的上述順序僅是為了進(jìn)行說明，本發(fā)明的方法的步驟不限于以上具體描述的順序，除非以其它方式特別說明。此外，在一些實(shí)施例中，還可將本發(fā)明實(shí)施為記錄在記錄介質(zhì)中的程序，這些程序包括用于實(shí)現(xiàn)根據(jù)本發(fā)明的方法的機(jī)器可讀指令。因而，本發(fā)明還覆蓋存儲(chǔ)用于執(zhí)行根據(jù)本發(fā)明的方法的程序的記錄介質(zhì)。

本發(fā)明的描述是為了示例和描述起見而給出的，而并不是無遺漏的或者將本發(fā)明限于所公開的形式。很多修改和變化對(duì)于本領(lǐng)域的普通技術(shù)人員而言是顯然的。選擇和描述實(shí)施例是為了更好說明本發(fā)明的原理和實(shí)際應(yīng)用，并且使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明從而設(shè)計(jì)適于特定用途的帶有各種修改的各種實(shí)施例。