本發(fā)明涉及具有測試電路的電壓調(diào)節(jié)器。

背景技術(shù)：

電壓調(diào)節(jié)器的重要特性是不振蕩。

圖5是示出以往的電壓調(diào)節(jié)器的電路圖。

以往的電壓調(diào)節(jié)器600具有差動(dòng)放大電路60、作為相位補(bǔ)償電路的電阻61和電容62、電流源63、分壓電阻電路64、pmos晶體管65、輸出晶體管66和基準(zhǔn)電壓電路67。

相位補(bǔ)償電路通過使形成的零點(diǎn)在低頻處產(chǎn)生，響應(yīng)性良好，且即使是較小的輸出電容也穩(wěn)定進(jìn)行動(dòng)作(例如，參照專利文獻(xiàn)1)。

專利文獻(xiàn)1：日本特開2004-62374號(hào)公報(bào)

但是，以往的電壓調(diào)節(jié)器存在如下課題：在制造工序中實(shí)施的測試中，對于位于電路內(nèi)部的相位補(bǔ)償電路等，難以直接測試氧化膜異常、觸點(diǎn)連接不良等元件單體的不良。

例如，如果對相位補(bǔ)償電路設(shè)置測試端子，則存在如下課題：因測試用焊盤而使芯片面積增大，并且由于測試用焊盤的寄生電容成分，導(dǎo)致相位補(bǔ)償電路的性能受損。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明鑒于上述課題，其目的在于提供一種能夠在不新設(shè)置測試用焊盤的情況下對相位補(bǔ)償電路進(jìn)行測試的電壓調(diào)節(jié)器。

為了解決以往的課題，本發(fā)明的電壓調(diào)節(jié)器設(shè)為如下結(jié)構(gòu)。

構(gòu)成為具有：第一輸出端子和第二輸出端子，且具有：分壓電路，其設(shè)置于第二輸出端子，輸出基于輸出電壓的反饋電壓；差動(dòng)放大器，其對基準(zhǔn)電壓和反饋電壓進(jìn)行比較；輸出晶體管，該輸出晶體管的漏極與第一輸出端子連接，根據(jù)基于輸入到源極的電源電壓和輸入到柵極的差動(dòng)放大器的輸出電壓的電壓，輸出輸出電壓；相位補(bǔ)償電路和相位補(bǔ)償電容測試電路，它們設(shè)置于差動(dòng)放大器的輸出端子；以及負(fù)電壓檢測電路，其設(shè)置于第二輸出端子，負(fù)電壓檢測電路在檢測到所述第二輸出端子成為了負(fù)電壓時(shí)，輸出檢測信號(hào)，相位補(bǔ)償電容測試電路接收負(fù)電壓檢測電路的檢測信號(hào)并將充入到相位補(bǔ)償電容的電荷釋放到接地端子。

根據(jù)本發(fā)明的電壓調(diào)節(jié)器，由于在相位補(bǔ)償電路處具有相位補(bǔ)償電容測試電路，在外部輸出電壓調(diào)整端子處具有負(fù)電壓檢測電路，所以能夠不損害作為調(diào)節(jié)器的穩(wěn)定性地進(jìn)行相位補(bǔ)償電容的測試，且無需追加測試用焊盤，因此芯片面積不增加。

附圖說明

圖1是示出本發(fā)明第一實(shí)施方式的電壓調(diào)節(jié)器的一例的電路圖。

圖2是示出本發(fā)明第一實(shí)施方式的電壓調(diào)節(jié)器的另一例的電路圖。

圖3是示出本發(fā)明第二實(shí)施方式的電壓調(diào)節(jié)器的一例的電路圖。

圖4是示出本發(fā)明的二級(jí)放大的電壓調(diào)節(jié)器的一例的電路圖。

圖5是示出以往的電壓調(diào)節(jié)器的電路圖。

標(biāo)號(hào)說明

104：外部輸出電壓調(diào)整端子；105：導(dǎo)通/截止端子；17：基準(zhǔn)電壓電路；10：差動(dòng)放大電路；13、23、31：恒流電路；14：分壓電路；20、40：相位補(bǔ)償電容測試電路；30：負(fù)電壓檢測電路。

具體實(shí)施方式

[第一實(shí)施方式]

圖1是示出第一實(shí)施方式的電壓調(diào)節(jié)器的一例的電路圖。

第一實(shí)施方式的電壓調(diào)節(jié)器100具有基準(zhǔn)電壓電路17、差動(dòng)放大電路10、形成放大級(jí)的pmos晶體管15和恒流電路13、分壓電路14、作為相位補(bǔ)償電路的相位補(bǔ)償電阻11和相位補(bǔ)償電容12、輸出晶體管16、相位補(bǔ)償電容測試電路20、負(fù)電壓檢測電路30、地端子101、電源端子102、輸出端子103和外部輸出電壓調(diào)整端子104。

差動(dòng)放大電路10的同相輸入端子與基準(zhǔn)電壓電路17連接，反相輸入端子與分壓電路14的輸出端子連接，輸出端子與pmos晶體管15的柵極連接。相位補(bǔ)償電路和相位補(bǔ)償電容測試電路20連接在差動(dòng)放大電路10的輸出端子和pmos晶體管15的漏極之間。pmos晶體管15和恒流電路13串聯(lián)連接在電源端子102和地端子101之間。輸出晶體管16的柵極與pmos晶體管15的漏極連接，源極與電源端子102連接，漏極與輸出端子103連接。分壓電路14連接在外部輸出電壓調(diào)整端子104和地端子101之間。負(fù)電壓檢測電路30連接在外部輸出電壓調(diào)整端子104和相位補(bǔ)償電容測試電路20之間。

相位補(bǔ)償電容測試電路20具有恒流電路23、及開關(guān)晶體管21和22。開關(guān)晶體管21設(shè)置于相位補(bǔ)償電阻11和相位補(bǔ)償電容12之間。串聯(lián)連接的開關(guān)晶體管22和恒流電路23設(shè)置于相位補(bǔ)償電容12和地端子101之間。開關(guān)晶體管21和22的柵極與相位補(bǔ)償電容測試電路20的輸入端子連接。設(shè)相位補(bǔ)償電容12與相位補(bǔ)償電容測試電路20的連接點(diǎn)為節(jié)點(diǎn)va。

負(fù)電壓檢測電路30具有恒流電路31、耗盡型nmos晶體管32和形成信號(hào)的反相器電路33、34。耗盡型nmos晶體管32的柵極與外部輸出電壓調(diào)整端子104連接，漏極經(jīng)由恒流電路31與電源端子102連接，源極與地端子101連接。串聯(lián)連接的反相器電路33和34設(shè)置于耗盡型nmos晶體管32的漏極和相位補(bǔ)償電容測試電路20的輸入端子之間。

接著，對第一實(shí)施方式的電壓調(diào)節(jié)器100的動(dòng)作進(jìn)行說明。

電壓調(diào)節(jié)器100除負(fù)電壓檢測電路30和相位補(bǔ)償電容測試電路20以外，是通常的電壓三級(jí)放大的電壓調(diào)節(jié)器，因此省略詳細(xì)的說明。

負(fù)電壓檢測電路30檢測外部輸出電壓調(diào)整端子104的電壓。在對外部輸出電壓調(diào)整端子104施加正電壓時(shí)，耗盡型nmos晶體管32的電流比恒流電路31的電流大，所以負(fù)電壓檢測電路30將低電平信號(hào)輸出到輸出端子。在對外部輸出電壓調(diào)整端子104施加負(fù)電壓時(shí)，耗盡型nmos晶體管32的電流比恒流電路31的電流小，所以負(fù)電壓檢測電路30將高電平信號(hào)輸出到輸出端子。

在通常動(dòng)作時(shí)，輸出端子103和外部輸出電壓調(diào)整端子104是相連接的。由于外部輸出電壓調(diào)整端子104被施加了輸出端子103的正電壓，所以負(fù)電壓檢測電路30將低電平信號(hào)輸出到輸出端子。相位補(bǔ)償電容測試電路20在接收到低電平信號(hào)時(shí)，開關(guān)晶體管21成為導(dǎo)通狀態(tài)，開關(guān)晶體管22成為截止?fàn)顟B(tài)。因此，由于相位補(bǔ)償電阻11和相位補(bǔ)償電容12相連接，所以電壓調(diào)節(jié)器100能夠確保通常的動(dòng)作。

接著，對相位補(bǔ)償電路的測試進(jìn)行說明。

外部輸出電壓調(diào)整端子104與輸出端子103斷開，從外部連接電壓源。首先，從電壓源對外部輸出電壓調(diào)整端子104施加正電壓，例如施加電壓調(diào)節(jié)器100所設(shè)定的輸出電壓，使電壓調(diào)節(jié)器100為通常的工作狀態(tài)。

然后，將電壓源的電壓變更為0v。由于柵極被施加了0v的電壓的耗盡型nmos晶體管32的電流比恒流電路31的電流大，所以負(fù)電壓檢測電路30輸出低電平信號(hào)，相位補(bǔ)償電容測試電路20不進(jìn)行動(dòng)作。這里，由于分壓電路14的輸出為0v，所以差動(dòng)放大電路10輸出高電平信號(hào)(≒vdd)，pmos晶體管15成為截止?fàn)顟B(tài)。因此，節(jié)點(diǎn)va的電壓為高電平(≒vdd)，所以相位補(bǔ)償電容12被充電。

在對相位補(bǔ)償電容12進(jìn)行充分充電后，將電壓源的電壓變更為負(fù)電壓。由于耗盡型nmos晶體管32成為截止?fàn)顟B(tài)，所以負(fù)電壓檢測電路30輸出高電平信號(hào)。由于開關(guān)晶體管21截止，開關(guān)晶體管22導(dǎo)通，所以相位補(bǔ)償電容測試電路20成為測試狀態(tài)。由于在測試狀態(tài)下，節(jié)點(diǎn)va與恒流電路23連接，所以相位補(bǔ)償電容12通過恒流電路23而放出放電電流，直到節(jié)點(diǎn)va的電壓成為0v為止。在設(shè)相位補(bǔ)償電容12的電容值為c、在恒流電路23中流過的電流為ic、電源端子102的電壓為vdd時(shí)，電流流過的時(shí)間tt通過以下的式子表示。

tt＝c×(vdd)/ic

因此，根據(jù)電路整體的消耗電流來測量電流ic流過的時(shí)間tt，由此能夠進(jìn)行相位補(bǔ)償電容12的連接不良的測試。

例如，如上述那樣切換外部的電壓源的電壓，在切換為負(fù)電壓的前后測量消耗電流，能夠根據(jù)消耗電流增加恒流電路23的電流ic的期間是期望的時(shí)間tt，進(jìn)行合格品的判斷。

此外例如，在將外部的電壓源的電壓切換為負(fù)電壓的前后測量出的消耗電流沒有差異的情況下，能夠檢測相位補(bǔ)償電容12的觸點(diǎn)的連接不良。

如以上所說明那樣，第一實(shí)施方式的電壓調(diào)節(jié)器100能夠在不損害作為調(diào)節(jié)器的穩(wěn)定性的情況下進(jìn)行相位補(bǔ)償電容12的測試，且無需追加測試用焊盤，所以芯片面積不增加。并且，由于使用外部輸出電壓調(diào)整端子104，所以在組裝到封裝后的出廠檢查中也能夠進(jìn)行測試。

圖2是示出本發(fā)明第一實(shí)施方式的電壓調(diào)節(jié)器的另一例的電路圖。

如圖2的電壓調(diào)節(jié)器200所示，負(fù)電壓檢測電路30的恒流電路31可以不與電源端子102連接，而是與輸出端子103連接。

在這樣構(gòu)成時(shí)，具有如下效果：在負(fù)電壓檢測電路30檢測出負(fù)電壓時(shí)，恒流電路31的電流不會(huì)影響到消耗電流。并且，通過將恒流電路31與輸出端子103連接，能夠獲得如下效果：在通常動(dòng)作時(shí)發(fā)揮輸出負(fù)載的作用，在無負(fù)載時(shí)使輸出電壓穩(wěn)定。此外，還具有如下效果：能夠在高溫時(shí)抑制由輸出晶體管16的漏電流引起的輸出電壓的上升。

[第二實(shí)施方式]

圖3是示出本發(fā)明第二實(shí)施方式的電壓調(diào)節(jié)器的一例的電路圖。第二實(shí)施方式的電壓調(diào)節(jié)器300相比圖1的電壓調(diào)節(jié)器100，將相位補(bǔ)償電容測試電路20變更為相位補(bǔ)償電容測試電路40，并追加了導(dǎo)通/截止端子105、or電路41、nmos晶體管42和反相器電路43。

相位補(bǔ)償電容測試電路40將開關(guān)晶體管22與恒流電路23的連接點(diǎn)作為輸出端子。反相器電路43的輸入端子與導(dǎo)通/截止端子105連接。or電路41的輸入端子連接有反相器電路43的輸出端子和相位補(bǔ)償電容測試電路40的輸出端子，輸出端子與nmos晶體管42的柵極連接。nmos晶體管42的漏極與輸出端子103連接，源極與地端子101連接。

在通常動(dòng)作時(shí)，導(dǎo)通/截止端子105輸入高電平信號(hào)，反相器電路43輸出低電平信號(hào)。相位補(bǔ)償電容測試電路40從輸出端子輸出低電平信號(hào)。因此，or電路41輸出低電平信號(hào)，nmos晶體管42截止。

此外，在向?qū)?截止端子105輸入了低電平信號(hào)時(shí)，or電路41輸出高電平信號(hào)而使nmos晶體管42導(dǎo)通，釋放外裝的輸出電容的電荷。

在相位補(bǔ)償電路的測試時(shí)，開關(guān)晶體管22導(dǎo)通，所以相位補(bǔ)償電容測試電路40的輸出端子輸出的信號(hào)根據(jù)相位補(bǔ)償電容12的狀態(tài)而發(fā)生變化。

在相位補(bǔ)償電容12的狀態(tài)正常時(shí)，節(jié)點(diǎn)va的電壓為高電平，所以相位補(bǔ)償電容測試電路40從輸出端子輸出高電平信號(hào)。or電路41輸出高電平信號(hào)，使nmos晶體管42為導(dǎo)通狀態(tài)。這時(shí)，電流從輸出端子103流向nmos晶體管42，所以消耗電流增加。

在相位補(bǔ)償電容12為連接不良時(shí)，相位補(bǔ)償電容測試電路40從輸出端子輸出低電平信號(hào)，nmos晶體管42維持截止?fàn)顟B(tài)，因此消耗電流不增加。

因此，電壓調(diào)節(jié)器300根據(jù)消耗電流的大小來判定相位補(bǔ)償電容12的合格與否，所以能夠容易地進(jìn)行測試。

如以上所說明那樣，本發(fā)明的電壓調(diào)節(jié)器在相位補(bǔ)償電路處具有相位補(bǔ)償電容測試電路，在外部輸出電壓調(diào)整端子處具有負(fù)電壓檢測電路，因此能夠不損害作為調(diào)節(jié)器的穩(wěn)定性地進(jìn)行相位補(bǔ)償電容的測試，且無需追加測試用焊盤，因此芯片面積不增加。并且，由于使用外部輸出電壓調(diào)整端子，所以在組裝到封裝以后的出廠檢查中也能夠進(jìn)行測試。

另外，本發(fā)明的電壓調(diào)節(jié)器不限于上述電路圖，可以在不脫離本發(fā)明主旨的范圍內(nèi)進(jìn)行各種變更。

例如，在以上實(shí)施方式中以電壓三級(jí)放大的電壓調(diào)節(jié)器為例，但也可以是電壓二級(jí)放大的電壓調(diào)節(jié)器。圖4示出電壓調(diào)節(jié)器400的電路圖，作為在二級(jí)放大的電壓調(diào)節(jié)器中應(yīng)用了本發(fā)明的例子。