帶隙電路和相關(guān)方法
【專利摘要】本發(fā)明公開了帶隙電路和相關(guān)方法。器件包括帶隙基準(zhǔn)級、鏡像電流源、電壓控制電路和電阻器件。鏡像電流源具有電連接至帶隙基準(zhǔn)級的內(nèi)部節(jié)點的控制端子。電壓控制電路包括電連接至帶隙基準(zhǔn)級的第二內(nèi)部節(jié)點的第一端子和電連接至鏡像電流源的第一端子的第二端子。電阻器件具有電連接至電壓控制電路的第三端子的第一端子。
【專利說明】
帶隙電路和相關(guān)方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及電壓生成電路和方法。
【背景技術(shù)】
[0002] 由于各種電子組件（例如，晶體管、二極管、電阻器、電容器等）的集成密度的改 進，半導(dǎo)體工業(yè)已經(jīng)經(jīng)歷了快速增長。集成密度的這種改進主要來自于縮小半導(dǎo)體工藝節(jié) 點（例如，將工藝節(jié)點縮小為小于20nm節(jié)點）。
[0003] 縮小半導(dǎo)體工藝節(jié)點需要在半導(dǎo)體工藝節(jié)點中所開發(fā)的電路的工作電壓和電流 消耗的減小。例如，工作電壓已經(jīng)從5V降至3. 3V、2. 5V、1. 8V、0. 9V等。移動設(shè)備普及的浪 潮已經(jīng)增大了開發(fā)低功耗電路的行業(yè)的壓力，該低功耗電路消耗供電給移動設(shè)備的電池中 的極小的工作電流。較低的工作電流延長了電池供電的移動設(shè)備的電池壽命，諸如智能手 機、平板電腦、超級本等。

【發(fā)明內(nèi)容】

[0004] 為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種用于生成 帶隙基準(zhǔn)電壓的器件，包括：電流鏡電路，配置為生成控制電流，其中，所述電流鏡電路包括 至少一個晶體管；放大器，連接至電流鏡，所述放大器配置為生成控制電壓，以控制所述電 流鏡；電壓控制電路，連接至所述電流鏡電路和所述放大器，所述電壓控制電路配置為基于 所述控制電流控制所述帶隙基準(zhǔn)電壓；以及輸出電路，連接至所述電壓控制電路，所述輸出 電路配置為生成所述帶隙基準(zhǔn)電壓；其中，當(dāng)所述至少一個晶體管在線性區(qū)中運行時，所述 帶隙基準(zhǔn)電壓保持穩(wěn)定。
[0005] 在該器件中，所述電流鏡電路包括配置為生成第一電流的至少一個晶體管、配置 為生成第二電流的第二晶體管和配置為生成所述控制電流的第三晶體管，其中，所述至少 一個晶體管、所述第二晶體管和所述第三晶體管中的每個均具有附接至電源節(jié)點的第一端 子和附接至公共節(jié)點的柵極端子。
[0006] 在該器件中，所述放大器包括附接至所述公共節(jié)點的輸出端子。
[0007] 在該器件中，所述第一電流驅(qū)動附接至所述放大器的第一輸入端子的電壓節(jié)點， 并且所述第二電流驅(qū)動附接至所述放大器的第二輸入端子的第二電壓節(jié)點。
[0008] 該器件還包括：至少一個元件，具有與絕對溫度互補（CTAT)的電壓響應(yīng)曲線。
[0009] 在該器件中，所述至少一個元件包括兩個雙極結(jié)型晶體管。
[0010] 在該器件中，所述輸出電路包括電阻器。
[0011] 在該器件中，所述至少一個晶體管是所述電流鏡電路中的PM0S晶體管。
[0012] 根據(jù)本發(fā)明的另一方面，提供了一種用于生成帶隙基準(zhǔn)電壓的器件，包括：第一電 路，配置為生成控制電流、第一節(jié)點電壓和第二節(jié)點電壓，所述第一電路包括晶體管；反饋 路徑，配置為保持所述第一節(jié)點電壓和所述第二節(jié)點電壓基本相等；第二電路，配置為由所 述控制電流生成所述帶隙基準(zhǔn)電壓；以及第二反饋路徑，配置為通過將所述控制電流和由 所述第一電路生成的中間電流進行比較來調(diào)整所述帶隙基準(zhǔn)電壓，其中，所述第一電路、所 述反饋路徑、所述第二電路和所述第二反饋路徑配置為當(dāng)所述晶體管在線性區(qū)中運行時， 生成穩(wěn)定的帶隙基準(zhǔn)電壓。
[0013] 在該器件中，所述第一電路包括：多個晶體管，每個所述晶體管均具有附接至共同 電源節(jié)點的第一相應(yīng)端子，并且每個所述晶體管均具有附接至公共節(jié)點的相應(yīng)控制端子。
[0014] 在該器件中，所述反饋路徑包括放大器，所述放大器具有附接至所述多個晶體管 中的一個晶體管的第二端子的反相輸入、附接至所述多個晶體管中的第二晶體管的第二端 子的非反相輸入、以及附接至所述公共節(jié)點的輸出。
[0015] 在該器件中，所述第二電路包括附接至節(jié)點的電阻器，所述第一電路在所述節(jié)點 處生成所述控制電流。
[0016] 在該器件中，所述第二反饋路徑包括：反饋晶體管，具有附接至節(jié)點的第一端子、 附接至所述第二電路的第二端子和附接至第二放大器的控制端子，所述第一電路在所述節(jié) 點處生成所述控制電流；以及第二放大器，具有附接至所述節(jié)點的反相輸入、附接至所述第 二節(jié)點電壓的非反相輸入、以及附接至所述反饋晶體管的控制輸入的輸出端子，所述第一 電路在所述節(jié)點處生成所述控制電流。
[0017] 在該器件中，所述第一電路包括第一晶體管、第二晶體管和第三晶體管，所述第一 晶體管具有連接至電源節(jié)點的源極端子、連接至第一中間節(jié)點的漏極端子和連接至公共節(jié) 點的柵極端子，所述第二晶體管具有連接至所述電源節(jié)點的第二源極端子、連接至第二中 間節(jié)點的第二漏極端子和連接至所述公共節(jié)點的第二柵極端子，所述第三晶體管具有連接 至所述電源節(jié)點的第三源極端子、連接至第三中間節(jié)點的第三漏極端子和連接至所述公共 節(jié)點的第三柵極端子；所述反饋路徑包括放大器，所述放大器具有連接至所述第一中間節(jié) 點的反相輸入、連接至所述第二中間節(jié)點的非反相輸入、以及驅(qū)動所述公共節(jié)點的輸出；所 述第二電路包括電阻器；以及所述第二反饋電路包括第二放大器，所述第二放大器具有連 接至所述第三中間節(jié)點的反相輸入、連接至所述第二中間節(jié)點的非反相輸入、以及驅(qū)動第 四晶體管的柵極端子的輸出，所述第四晶體管具有連接至所述第三晶體管的漏極端子的源 極端子，并且具有連接至所述電阻器的漏極端子。
[0018] 該器件還包括：第一雙極晶體管和第二電阻器，并聯(lián)地附接在所述第一中間節(jié)點 和第二電源節(jié)點之間；第二雙極晶體管和第三電阻器，串聯(lián)地附接在所述第二中間節(jié)點和 所述第二電源節(jié)點之間；以及第四電阻器，附接在所述第二中間節(jié)點和所述第二電源節(jié)點 之間。
[0019] 在該器件中，所述第一雙極晶體管具有與絕對溫度互補的基極-發(fā)射極電壓響應(yīng) 曲線。
[0020] 在該器件中，所述第一雙極晶體管具有與絕對溫度互補的第一基極-發(fā)射極電壓 響應(yīng)曲線，所述第二雙極晶體管具有與絕對溫度互補的第二基極-發(fā)射極電壓響應(yīng)曲線， 并且所述第一基極-發(fā)射極電壓響應(yīng)曲線和所述第二基極-發(fā)射極電壓響應(yīng)曲線之間的差 值與絕對溫度成比例。
[0021] 根據(jù)本發(fā)明的一方面，提供了一種生成帶隙基準(zhǔn)電壓的方法，包括：使用在線性區(qū) 中運行的至少一個晶體管生成第一節(jié)點處的第一電流和第二節(jié)點處的第二電流；反饋所述 第一節(jié)點處的電壓和所述第二節(jié)點處的第二電壓，以保持所述第一電流基本等于所述第二 電流；鏡像所述第二電流以生成第三節(jié)點處的第三電流；以及反饋所述第三節(jié)點處的電壓 和輸出節(jié)點處的電壓，以將所述輸出節(jié)點處的電壓保持在期望的帶隙基準(zhǔn)電壓處。
[0022] 該方法還包括：使用具有第一與絕對溫度互補（CTAT)的電壓響應(yīng)曲線的第一元 件生成所述第一節(jié)點處的電壓；使用具有第二CTAT電壓響應(yīng)曲線的第二元件生成所述第 二節(jié)點處的電壓；以及其中，所述第一 CTAT電壓響應(yīng)曲線和所述第二CTAT電壓響應(yīng)曲線之 間的差值具有與絕對溫度成比例的關(guān)系。
[0023] 在該方法中，反饋所述第三節(jié)點處的電壓和所述輸出節(jié)點處的電壓包括使用運算 放大器將所述第二電流和所述第三電流進行比較。
【附圖說明】
[0024] 為了更完全地理解本實施例及其優(yōu)勢，現(xiàn)在將結(jié)合附圖所進行的以下描述作為參 考，其中：
[0025] 圖1是根據(jù)本發(fā)明的一個或多個實施例的帶隙基準(zhǔn)電路的示意圖；
[0026] 圖2是根據(jù)本發(fā)明的一個或多個實施例的另一帶隙基準(zhǔn)電路的示意圖；
[0027] 圖3是根據(jù)本發(fā)明的一個或多個實施例的操作圖1或圖2的帶隙基準(zhǔn)電路的方法 的流程圖。
【具體實施方式】
[0028] 下面將詳細地討論本實施例的制造與使用。然而，應(yīng)該理解，本發(fā)明提供了許多可 在各種具體上下文中實現(xiàn)的適用的發(fā)明構(gòu)思。討論的具體實施例僅是說明制造和使用所公 開的主題的具體方式，而不限制不同實施例的范圍。
[0029] 將結(jié)合具體上下文描述實施例，即，上拉電路和相關(guān)方法。然而，其他實施例也可 以應(yīng)用于其他類型的上拉電路。
[0030] 在以下公開內(nèi)容中，介紹了新的帶隙基準(zhǔn)電路和方法。帶隙基準(zhǔn)電路使用電壓控 制電路來實現(xiàn)低功耗運行中的低輸出電壓溫度變化。
[0031] 帶隙基準(zhǔn)電路提供理想地獨立于工藝、電壓和溫度（PVT)變化的基準(zhǔn)電壓或電 流。這通過生成為與絕對溫度成比例（PTAT)的電流和與絕對溫度互補（CTAT)的電流的總 和的電流來實現(xiàn)。PTAT電流隨著溫度升高而增大，并且隨著溫度下降而減小。另一方面， CTAT電流隨著溫度升高而減小，并且隨著溫度下降而增大。通過適當(dāng)?shù)碾娐吩O(shè)計，可以平衡 PTAT電流和CTAT電流，使得當(dāng)求和時，兩個電流中的每個的PVT變化相抵消。本文中描述 的一個或多個實施例中的雙極結(jié)型晶體管（BJT)的使用允許生成基極-發(fā)射極電壓（VBE) (其呈現(xiàn)出CTAT行為）和VBE的差（A VBE)(其呈現(xiàn)出PTAT行為）。帶隙基準(zhǔn)電路的電流 鏡晶體管鏡像總電流，其中該總電流由基準(zhǔn)電流源晶體管提供。在低電源電壓時，基準(zhǔn)電流 源和電流鏡晶體管在線性區(qū)中運行，其通常會將不需要的變化引入鏡像電流中。本文中引 入電壓控制電路來控制電流鏡晶體管的偏置水平，使得偏置水平等于基準(zhǔn)電流源晶體管的 偏置水平。相等的偏置水平確保鏡像電流密切跟蹤總電流中的任何變化。
[0032] 圖1是根據(jù)本發(fā)明的一個或多個實施例示出帶隙基準(zhǔn)電路10的示意圖。在一些 實施例中，帶隙基準(zhǔn)電路10被包括在集成電路芯片、計算設(shè)備或其他電子設(shè)備中。其他電 子設(shè)備包括帶隙基準(zhǔn)電路10的實施例也在本發(fā)明的預(yù)期范圍內(nèi)。
[0033] 帶隙基準(zhǔn)電路10的晶體管101電連接至帶隙基準(zhǔn)電路10的晶體管102和晶體管 103。晶體管101是將第一電流II提供給第一雙極結(jié)型晶體管（BJT) 121和第一電阻器件 131的電流源。晶體管101的源電極電連接至第一電源節(jié)點。在一些實施例中，第一電源節(jié) 點是集成電路焊盤。在一些實施例中，第一電源節(jié)點供應(yīng)有第一電源電壓VDD。在一些實施 例中，第一電源電壓VDD是提供給帶隙基準(zhǔn)電路10的電壓，以供電給（偏置）帶隙基準(zhǔn)電 路10。在一些實施例中，第一電源電壓VDD小于約1. 25伏。在一些實施例中，第一電源電 壓VDD小于約0. 9伏。第一電源電壓VDD具有大于1. 25伏或小于0. 9伏的其他值的實施 例也在本發(fā)明的預(yù)期范圍內(nèi)。晶體管101的柵電極電連接至晶體管102的柵電極。在一些 實施例中，晶體管101是P型金屬氧化物半導(dǎo)體（PM0S)晶體管。在一些實施例中，晶體管 101在線性區(qū)中運行。在非限制性的實例中，用于晶體管101的漏-源極電壓（VDS)的第 一電源電壓VDD足夠低，以小于晶體管101的漏極飽和電壓（VDSAT)或過驅(qū)動電壓（V0D)。 過驅(qū)動電壓的實例是PM0S晶體管的源-柵電壓（VSG)減去閾值電壓（VTH)。對于在線性區(qū) 中運行的晶體管101，第一電源電壓VDD小于第一 BJT 121的過驅(qū)動電壓V0D和基極-發(fā)射 極電壓（VBE)的總和。
[0034] 晶體管102將第二電流12提供給第二BJT 122和電阻器件132、133。在一些實施 例中，晶體管102的源電極電連接至第一電壓源節(jié)點。晶體管102的柵電極電連接至晶體 管101的柵電極。在一些實施例中，晶體管101和晶體管102具有基本相同的尺寸。在類 似的偏置條件下，具有相同尺寸的晶體管101和102生成類似的漏極電流。在一些實施例 中，具有相同尺寸的晶體管101和102具有基本相等的溝道長度和寬度。在集成電路中，工 藝變化會引起具有相同布局尺寸（例如，溝道長度和寬度）的兩個晶體管在制造之后呈現(xiàn) 出不匹配。在一個非限制性的實例中，晶體管101的寬度和溝道長度均分別在小于晶體管 102的寬度和溝道長度的正負10%的范圍內(nèi)。晶體管101和102之間的尺寸的不匹配基于 半導(dǎo)體制造工藝、布局風(fēng)格和布局尺寸而變化。在一些實施例中，晶體管102是PM0S晶體 管。
[0035] 第一 BJT 121提供了與絕對溫度互補（CTAT)的基極-發(fā)射極電壓（VBE)?；鶚O-發(fā) 射極電壓（VBE)通常表示為：
[0037] 其中，Ic是集電極電流，而Is是反向飽和電流。盡管VBE包括與溫度（T)成正比 的項（kT/q)，但是與反向飽和電流Is成反比在該等式中占主導(dǎo)地位，使得總體VBE溫度依 賴是CTAT。
[0038] 第一 BJT 121的發(fā)射極電連接至晶體管101的漏電極和放大器電路110的第一輸 入端子。第一 BJT 121的集電極電連接至第二電源節(jié)點。在一些實施例中，第二電源節(jié)點 是集成電路焊盤（例如，接地焊盤或VSS焊盤）。第一 BJT 121的基極電連接至第二電源節(jié) 點。
[0039] 第二BJT 122基于由晶體管102供應(yīng)的第二電流12而建立第二VBE。第二BJT 122的發(fā)射極通過電阻器件132電連接至晶體管102的漏電極和放大器電路110的第二輸 入端子。在一些實施例中，電阻器件132是集成電阻器。在一些實施例中，集成電阻器是在 集成電路工藝（諸如，互補金屬氧化物半導(dǎo)體（CMOS)工藝）中制造的電阻電路元件。在一 些實施例中，電阻器件132是多晶硅電阻器或擴散電阻器。其他類型的電阻器用于電阻器 件132的實施例也在本發(fā)明的預(yù)期范圍內(nèi)。電阻器件132的第一端子電連接至晶體管102 的漏電極和放大器電路110的第二輸入端子。電阻器件132的第二端子電連接至第二BJT 122的發(fā)射極。第二BJT 122的集電極電連接至第二電源節(jié)點。在一些實施例中，第一 BJT 121是PNP型BJT。在一些實施例中，第二BJT 122是PNP型BJT。第二BJT 122的基極電 連接至第二電源節(jié)點。
[0040] 放大器電路110將晶體管101的漏電極處的第一電壓VI調(diào)節(jié)成與晶體管102的 漏電極處的第二電壓V2相等。放大器電路110的第一輸入端子（例如，反相輸入端子）電 連接至晶體管101的漏電極（節(jié)點11)。放大器電路110的第二輸入端子（例如，非反相輸 入端子）電連接至晶體管102的漏電極（節(jié)點12)。放大器電路110的輸出端子電連接至 晶體管101的柵電極和晶體管102的柵電極。在一些實施例中，放大器電路110是運算放 大器。
[0041] 晶體管101、102通過放大器電路110形成閉環(huán)反饋，從而迫使第一電壓VI等于第 二電壓V2。作為一個實例，當(dāng)?shù)诙妷篤2增大至高于第一電壓VI的電平時，放大器增大晶 體管101、102的柵電極處的電壓。晶體管101、102的柵電極處的增大的電壓減小第一電流 II和第二電流12。第一電流II和第二電流12的減小促使第二電壓V2相對于第一電壓VI 下降，以使第一電壓VI和第二電壓V2再次相等。
[0042] 放大器電路110保持第二電壓V2等于第一 BJT 121的VBE(或"VBE1"）。然后第 二電流12等于（VBE1-VBE2)/R132，其中，VBE2是第二BJT 122的VBE，并且R132是電阻器件 132的電阻。流過電阻器件132的電流是AVBE (項VBE1-VBE2)的函數(shù)，其與絕對溫度成比 例 PTAT。
[0043] 在一些實施例中，帶隙基準(zhǔn)電路10還包括電阻器件131、133。電阻器件131的第 一端子電連接至晶體管101的漏電極和放大器電路110的第一輸入端子。電阻器件131的 第二端子電連接至第二電源節(jié)點（例如，接地）。電阻器件133的第一端子電連接至晶體管 102的漏電極和放大器電路110的第二輸入端子。電阻器件133的第二端子電連接至第二 電源節(jié)點（例如，接地）。在一些實施例中，電阻器件13U133是多晶硅電阻器、擴散電阻器 等。用于電阻器件13U133的其他類型的電阻器的實施例也在本發(fā)明的預(yù)期范圍內(nèi)。在包 括電阻器件13U133的實施例中，第二電流12由下式給出：
[0045] 其中，VT是熱電壓，n是第二BJT 122的尺寸與第一 BJT 121的尺寸的比率，R 132 是電阻器件132的電阻，VBEm是第一 BJT 121的基極-發(fā)射極電壓，并且R133是電阻器件 133的電阻。用于第二電流12的方程式的第一項與絕對溫度成比例（PTAT)，而第二項與絕 對溫度互補（CTAT)。比率n的適當(dāng)?shù)脑O(shè)計和電阻器件131、132、133允許第二電流12在工 藝、電壓和溫度（PVT)的較大范圍內(nèi)幾乎不變。
[0046] 在一個或多個實施例中，帶隙基準(zhǔn)級包括晶體管101、102、放大器電路110、第一 BJT 121和第二BJT 122以及電阻器件132。在一些實施例中，帶隙基準(zhǔn)級還包括電阻器件 131、133。在一些實施例中，帶隙基準(zhǔn)級是較大帶隙基準(zhǔn)電路的一個電路級。在一些實施例 中，帶隙基準(zhǔn)級是第一級，其進行至第二級。例如，在一些實施例中，第二級包括源極跟隨器 電路或其他類型的放大電路。
[0047] 晶體管103的柵電極電連接至晶體管101的柵電極和晶體管102的柵電極。由于 晶體管103的柵電極電連接至晶體管102的柵電極，所以晶體管103鏡像第二電流12以生 成第三電流13。此外，由于晶體管101、102、103的柵電極都被節(jié)點13處的電壓直接偏置， 所以晶體管101、102、103的柵極電壓相同。晶體管103的源電極電連接至第一電源節(jié)點。 晶體管101、102、103的源極電壓相同（晶體管101、102、103的源電極都被第一電源節(jié)點處 的第一電源電壓直接偏置）。在一些實施例中，晶體管103是PM0S晶體管。在一些實施例 中，晶體管101和晶體管103具有基本相同的尺寸。如上所討論的，晶體管101、103的布局 尺寸可以基本相同，并且在制造之后，根據(jù)制造工藝、布局風(fēng)格和布局尺寸，集成電路（1C) 中的晶體管1〇1、1〇3的物理尺寸可以呈現(xiàn)出不匹配。
[0048] 對于正如所描述的晶體管101、102、103,柵極電壓和源極電壓都相同。在一些實施 例中，晶體管101、102、103的尺寸基本相同。在線性區(qū)中，PM0S晶體管的漏極電流由下式 給出：
[0050] 其中，yp是電荷載流子有效迀移率，W是柵極寬度，L是柵極長度（或"溝道長 度"），C M是每單位面積的柵極氧化物電容，并且V thp是PM0S閾值電壓。線性區(qū)中的漏極電 流與源-漏電壓VSD相關(guān)聯(lián)。除了將用于所有的晶體管101、102、103的W、L和V SD設(shè)計為 相等之外，控制晶體管101、102、103的源-漏電壓VSD確保由晶體管101、102、103所生成的 漏極電流（第一電流II、第二電流12和第三電流13)是一致的。
[0051] 為了將晶體管103的漏電極處的電壓設(shè)置為等于晶體管102的漏電極處的電壓， 帶隙基準(zhǔn)電路10還包括電壓控制電路140。電壓控制電路140控制晶體管103的漏電極 處的電壓。在一些實施例中，電壓控制電路140將晶體管103的漏電極處的電壓V3保持在 等于第二電壓V2( 即，晶體管102的漏電極處的電壓）的電平。換句話說，晶體管103的漏 電極處的電壓V3跟蹤電壓V2。例如，當(dāng)電壓V2增大時，電壓V3增大，并且當(dāng)電壓V2降低 時，電壓V3降低。執(zhí)行與電壓控制電路140相同功能的其他電路也在本發(fā)明的范圍內(nèi)。
[0052] 電壓控制電路140也將晶體管103的源-漏電壓調(diào)節(jié)為基本等于晶體管102的 源-漏電壓。電壓控制電路140電連接至晶體管102的漏電極、晶體管103的漏電極和帶 隙基準(zhǔn)電路10的輸出節(jié)點15。在一些實施例中，通過電壓控制電路140和放大器電路110 將晶體管101、102、103的源-漏電壓調(diào)節(jié)為處于彼此的預(yù)定值內(nèi)。在一些實施例中，將晶 體管101、102、103的源-漏電壓調(diào)節(jié)為小于彼此的5%的范圍內(nèi)。在一些實施例中，將晶體 管101、102、103的源-漏電壓調(diào)節(jié)小于彼此的1 %的范圍內(nèi)。其他預(yù)定值也在本發(fā)明的范 圍內(nèi)。電壓控制電路140的設(shè)計者可以在面積、功耗和調(diào)節(jié)性能之間獲得平衡（trade off， 又稱為折衷）。例如，可以通過犧牲面積或功耗來實現(xiàn)調(diào)節(jié)性能的增益。
[0053] 由于晶體管103的漏電極處的電壓V3密切跟蹤晶體管102的漏電極處的電壓V2， 所以由晶體管103傳導(dǎo)的電流13密切跟蹤由晶體管102傳導(dǎo)的電流12。這是期望的，使 得即使晶體管101、102、103在線性區(qū)中運行，帶隙基準(zhǔn)電路10的電壓Vref也保持非常穩(wěn) 定。仿真數(shù)據(jù)示出，由包括電壓控制電路140的帶隙基準(zhǔn)電路10生成的基準(zhǔn)電壓Vref的 溫度變化小于20??111/°(：(、?111"="百萬分率"）。作為一個非限制性實例，如果基準(zhǔn)電 壓Vref設(shè)計為標(biāo)稱1伏，則基準(zhǔn)電壓Vref在70°C溫度范圍內(nèi)的變化小于1. 4毫伏（mV) (70*20/1，000, 000 = 0. 0014)。下面更具體地描述電壓控制電路140及其功能。
[0054] 電壓控制電路140的放大器電路141放大第二電壓V2和第三電壓V3之間的電壓 差。電壓控制電路140的晶體管142通過放大器電路141建立負反饋環(huán)，以迫使第三電壓 V3等于第二電壓V2。放大器電路141的第一輸入端子（例如，反相輸入端子）電連接至晶 體管103的漏電極和晶體管142的源電極。放大器電路141的第二輸入端子（例如，非反 相輸入端子）電連接至晶體管102的漏電極和放大器電路110的第二輸入端子。放大器電 路141的輸出端子電連接至晶體管142的柵電極。仿真數(shù)據(jù)示出，放大器電路141的芯片 面積可以小于圖1所示的所有其他組件的芯片面積的10%，同時保持與上述相同的功能。 為放大器電路141設(shè)計更大或更小尺寸的實施例也在本發(fā)明的預(yù)期范圍內(nèi)。設(shè)計者可以平 衡芯片面積、功耗和電路性能，以實現(xiàn)帶隙基準(zhǔn)電路10的期望的總體電路性能。電阻器件 134的第二端子電連接至第二電源節(jié)點（例如，接地）。
[0055] 電壓控制電路140的晶體管142的源電極電連接至晶體管103的漏電極（節(jié)點 14)。晶體管142的漏電極電連接至電阻器件134的第一端子。在一些實施例中，晶體管 142是PM0S晶體管。在一些實施例中，電阻器件134是多晶硅電阻器或擴散電阻器。電阻 器件是另一類型的電阻器的實施例也在發(fā)明的預(yù)期范圍內(nèi)。
[0056] 基于第二電流12的以上方程式，節(jié)點15處的基準(zhǔn)電壓Vref可以表示為：
[0057] Vref = R134mI2?
[0058] 其中，R134是電阻器件134的電阻，并且m是晶體管103和晶體管102(或晶體管 101)之間的尺寸比率。在一些實施例中，m是1。m大于或小于1的其他實施例也在本發(fā)明 的預(yù)期范圍內(nèi)。乘積m*I2是第三電流13。
[0059] 圖2是根據(jù)本發(fā)明的一個或多個實施例示出器件20的示意圖。器件20在許多方 面類似于帶隙基準(zhǔn)電路10,并且相同的參考標(biāo)號指的是相同組件。在一些實施例中，放大器 電路141的第二輸入端子電連接至晶體管101的漏電極。由于節(jié)點11處的電壓VI等于節(jié) 點12處的電壓V2,所以將放大器電路141的第二輸入端子電連接至晶體管101的漏電極能 夠?qū)崿F(xiàn)與圖1中示出的配置（放大器電路141的第二輸入端子電連接至節(jié)點12)相同的效 果。
[0060] 圖3是根據(jù)本發(fā)明的一個或多個實施例的用于操作器件（例如，帶隙基準(zhǔn)電路10 或器件20)的方法30的流程圖。為了說明的目的，參照圖1或圖2,但是方法30不應(yīng)解釋 為限于其中所示出的器件1〇、20。
[0061] 在操作300中，放大器電路110將帶隙基準(zhǔn)級的第一電壓VI和第二電壓V2進行 比較。在一些實施例中，帶隙基準(zhǔn)級包括如圖1或圖2所示布置的晶體管101、102、放大 器電路110、電阻器131、132、133以及BJT 121、122。在一些實施例中，將第一電壓和第二 電壓進行比較的放大器電路110是運算放大器電路。在一些實施例中，放大器電路將第一 BJT 121的基極-發(fā)射極電壓VBE1與第二BJT 122的基極-發(fā)射極電壓VBE2和電阻器電 壓V132 (電阻器件132兩端的電壓）的總和進行比較。
[0062] 放大器電路110響應(yīng)于第一電壓VI和第二電壓V2生成第一控制電壓VC1 (例如， 對應(yīng)于放大器電路110的輸出端子的節(jié)點13處的電壓）。第一控制電壓VC1控制帶隙基 準(zhǔn)級的晶體管102。在一些實施例中，第一控制電壓VC1通過建立晶體管102的柵電極處 的柵極電壓而控制晶體管102的源-柵電壓VSG。在一些實施例中，第一控制電壓VC1控 制晶體管102的第二電流12的振幅。在一些實施例中，當(dāng)?shù)谝豢刂齐妷篤C1增大時，晶體 管102的第二電流12減小。在一些實施例中，當(dāng)?shù)谝豢刂齐妷篤C1減小時，晶體管102的 第二電流12增大。據(jù)說放大器電路110可以調(diào)節(jié)晶體管102的第二電流12。例如，如果溫 度的變化增大第二電壓V2,則放大器電路110增大第一控制電壓VC1以減小流過電阻器件 132 (其建立電阻器電壓V132)的第二電流12。
[0063] 在操作320中，由第一控制電壓VC1和基本等于第一電壓VI或第二電壓V2的第 二控制電壓（例如，第三電壓V3)控制晶體管103。在一些實施例中，由第一電壓VI和基本 等于第二電壓V2的第二控制電壓V3控制（例如，如圖1所示）晶體管103。在一些實施例 中，響應(yīng)于第二電壓V2，通過電壓控制電路140建立第二控制電壓V3。在一些實施例中，電 壓控制電路140通過放大器電路141建立第二控制電壓V3。在一些實施例中，第二放大器 電路通過晶體管142調(diào)節(jié)晶體管103的漏電壓（例如，第三電壓V3)。在一些實施例中，放 大器電路141響應(yīng)于第二電壓V2的變化或第二控制電壓V3的變化來控制晶體管142的柵 極電壓。
[0064] 在操作330中，響應(yīng)于第一控制電壓VC1和第二控制電壓V3,由晶體管103生成電 流13。在一些實施例中，響應(yīng)于PM0S晶體管103的柵電極處建立的第一控制電壓VC1和 PM0S晶體管103的漏電極處建立的第二控制電壓V3,由PM0S晶體管（晶體管103)生成第 三電流13。在一些實施例中，由與晶體管102基本相同地被電偏置（基本類似的柵極電壓、 源極電壓和漏極電壓）的晶體管103生成第三電流13。在一些實施例中，當(dāng)晶體管103在 線性區(qū)中運行時，生成第三電流13。
[0065] 在操作340中，響應(yīng)于由晶體管103傳導(dǎo)的第三電流13輸出帶隙基準(zhǔn)電壓Vref。 在一些實施例中，通過使第三電流流過電阻器件134而建立帶隙基準(zhǔn)電壓Vref。
[0066] 實施例可以實現(xiàn)優(yōu)勢。帶隙基準(zhǔn)電路10、20和相關(guān)的方法30即使在非常低功率 (例如，電源電壓小于約〇? 9伏）運行的過程中也能夠生成非常穩(wěn)定的（小于約20ppm/°C 溫度系數(shù)）基準(zhǔn)電壓Vref。即使晶體管103在線性區(qū)中運行，也保持基準(zhǔn)電壓Vref的穩(wěn)定 性。
[0067] 根據(jù)本發(fā)明的一個或多個實施例，一種器件包括帶隙基準(zhǔn)級、鏡像電流源、電壓控 制電路和電阻器件。帶隙基準(zhǔn)級配置為生成第一電流、第一控制電壓和第一電壓。鏡像電 流源配置為響應(yīng)于第一控制電壓和第二控制電壓而生成第二電流。電壓控制電路配置為迫 使第二控制電壓基本等于第一電壓。電阻器件配置為響應(yīng)于第二電流而生成基準(zhǔn)電壓。
[0068] 根據(jù)本發(fā)明的一個或多個實施例，一種器件包括放大器電路、第一、第二和第三晶 體管、電壓控制電路和電阻器件。第一晶體管具有電連接至放大器電路的輸出端子的控制 端子和電連接至放大器電路的反相輸入端子的第一端子。第二晶體管具有電連接至放大器 電路的輸出端子的控制端子和電連接至放大器電路的非反相輸入端子的第一端子。第三晶 體管具有電連接至放大器電路的輸出端子的控制端子。電壓控制電路具有電連接至第三晶 體管的第一端子的第一端子和電連接至放大器電路的反相輸入端子的第二端子。電阻器件 的第一端子電連接至電壓控制電路的第三端子。
[0069] 根據(jù)本發(fā)明的一個或多個實施例，一種方法包括通過帶隙基準(zhǔn)級的放大器電路將 帶隙基準(zhǔn)級的第一電壓和第二電壓進行比較；響應(yīng)于第一和第二電壓，通過由放大器電路 所生成的第一控制電壓控制第一晶體管；通過第一控制電壓和基本等于第一電壓或第二電 壓的第二控制電壓控制第二晶體管；響應(yīng)于第一控制電壓和第二控制電壓，由第二晶體管 生成電流；以及響應(yīng)于由第二晶體管所傳導(dǎo)的電流輸出帶隙基準(zhǔn)電壓。
[0070] 如在該申請中使用的，"或"旨在意指包括的"或"，而不是排他的"或"。此外，除非 另有說明或從上下文中清楚地指出為單數(shù)形式，如在該申請中使用的"一"和"一個"通常 解釋為意指"一個或多個"。而且，A和B等的至少一個通常意指A或B或者A和B。此外， 在某種程度上，在詳細說明書或權(quán)利要求中使用了"包括"、"具有著"、"有"、"帶有"和/或 其變化，這些術(shù)語旨在以類似術(shù)語"包括著"的意義是包括的。此外，如在該申請中使用的 術(shù)語"之間"通常是包括性的（例如，"在A和B之間"包括A和B的內(nèi)邊緣）。
[0071] 雖然詳細描述了本實施例及它們的優(yōu)勢，但應(yīng)該理解，在不背離所附權(quán)利要求限 定的本發(fā)明的精神和范圍的情況下，本文中可作出一種或多種變化、替代和改變。此外，本 申請的范圍不旨在限于說明書中所述的工藝、機器、制造、物質(zhì)組成、工具、方法和步驟的具 體實施例。根據(jù)本發(fā)明，作為本領(lǐng)域的一般技術(shù)人員將容易地從本發(fā)明中理解，可以利用現(xiàn) 存的或之后開發(fā)的執(zhí)行與在此描述的相應(yīng)實施例基本相同的功能或?qū)崿F(xiàn)基本相同的結(jié)果 的工藝、機器、制造、物質(zhì)組成、工具、方法或步驟。因此，所附權(quán)利要求旨在將這些工藝、機 器、制造、物質(zhì)組成、工具、方法或步驟包括在它們的范圍內(nèi)。
【主權(quán)項】
1. 一種用于生成帶隙基準(zhǔn)電壓的器件，包括： 電流鏡電路，配置為生成控制電流，其中，所述電流鏡電路包括至少一個晶體管； 放大器，連接至電流鏡，所述放大器配置為生成控制電壓，以控制所述電流鏡； 電壓控制電路，連接至所述電流鏡電路和所述放大器，所述電壓控制電路配置為基于 所述控制電流控制所述帶隙基準(zhǔn)電壓；以及 輸出電路，連接至所述電壓控制電路，所述輸出電路配置為生成所述帶隙基準(zhǔn)電壓； 其中，當(dāng)所述至少一個晶體管在線性區(qū)中運行時，所述帶隙基準(zhǔn)電壓保持穩(wěn)定。2. 根據(jù)權(quán)利要求1所述的器件，其中，所述電流鏡電路包括配置為生成第一電流的至 少一個晶體管、配置為生成第二電流的第二晶體管和配置為生成所述控制電流的第三晶體 管，其中，所述至少一個晶體管、所述第二晶體管和所述第三晶體管中的每個均具有附接至 電源節(jié)點的第一端子和附接至公共節(jié)點的柵極端子。3. 根據(jù)權(quán)利要求2所述的器件，其中，所述放大器包括附接至所述公共節(jié)點的輸出端 子。4. 根據(jù)權(quán)利要求2所述的器件，其中，所述第一電流驅(qū)動附接至所述放大器的第一輸 入端子的電壓節(jié)點，并且所述第二電流驅(qū)動附接至所述放大器的第二輸入端子的第二電壓 節(jié)點。5. 根據(jù)權(quán)利要求1所述的器件，還包括： 至少一個元件，具有與絕對溫度互補（CTAT)的電壓響應(yīng)曲線。6. 根據(jù)權(quán)利要求5所述的器件，其中，所述至少一個元件包括兩個雙極結(jié)型晶體管。7. 根據(jù)權(quán)利要求1所述的器件，其中，所述輸出電路包括電阻器。8. 根據(jù)權(quán)利要求1所述的器件，其中，所述至少一個晶體管是所述電流鏡電路中的 PMOS晶體管。9. 一種用于生成帶隙基準(zhǔn)電壓的器件，包括： 第一電路，配置為生成控制電流、第一節(jié)點電壓和第二節(jié)點電壓，所述第一電路包括晶 體管； 反饋路徑，配置為保持所述第一節(jié)點電壓和所述第二節(jié)點電壓基本相等； 第二電路，配置為由所述控制電流生成所述帶隙基準(zhǔn)電壓；以及 第二反饋路徑，配置為通過將所述控制電流和由所述第一電路生成的中間電流進行比 較來調(diào)整所述帶隙基準(zhǔn)電壓，其中，所述第一電路、所述反饋路徑、所述第二電路和所述第 二反饋路徑配置為當(dāng)所述晶體管在線性區(qū)中運行時，生成穩(wěn)定的帶隙基準(zhǔn)電壓。10. -種生成帶隙基準(zhǔn)電壓的方法，包括： 使用在線性區(qū)中運行的至少一個晶體管生成第一節(jié)點處的第一電流和第二節(jié)點處的 第二電流； 反饋所述第一節(jié)點處的電壓和所述第二節(jié)點處的第二電壓，以保持所述第一電流基本 等于所述第二電流； 鏡像所述第二電流以生成第三節(jié)點處的第三電流；以及 反饋所述第三節(jié)點處的電壓和輸出節(jié)點處的電壓，以將所述輸出節(jié)點處的電壓保持在 期望的帶隙基準(zhǔn)電壓處。
【文檔編號】G05F1/56GK105892541SQ201510038093
【公開日】2016年8月24日
【申請日】2015年1月26日
【發(fā)明人】張清河, 洪照俊, 彭永州
【申請人】臺灣積體電路制造股份有限公司