本發(fā)明涉及芯片性能評估，尤其涉及一種評估芯片性能的方法、系統(tǒng)及計算機(jī)程序產(chǎn)品。

背景技術(shù)：

1、隨著半導(dǎo)體技術(shù)及產(chǎn)業(yè)發(fā)展，目前的可用于選擇的控制芯片愈發(fā)多樣。從早期成熟應(yīng)用的數(shù)字信號處理技術(shù)(digital?signal?processing，dsp)控制器，逐步向微處理器(advanced?risc?machine，arm)內(nèi)核的微控制器(microcontroller?unit，mcu)轉(zhuǎn)變?，F(xiàn)在基于arm內(nèi)核的mcu和更加復(fù)雜的異構(gòu)系統(tǒng)級芯片(system?on?chip，soc)系統(tǒng)已經(jīng)愈加成熟，并展現(xiàn)出了更強(qiáng)的性能和更大的片上資源。在電力電子行業(yè)使用這些新興的技術(shù)和芯片表現(xiàn)出了較高的技術(shù)價值。

2、但電力電子的實時控制代碼部署，并不僅僅關(guān)注芯片的絕對性能，同樣十分關(guān)注芯片執(zhí)行代碼的穩(wěn)定性和實時性，對于一段程序的執(zhí)行時間應(yīng)當(dāng)是穩(wěn)定明確的。但限制于芯片工藝和成本，幾乎所有高性能芯片都引入了高速高速緩沖存儲器cache來平衡高性能中央處理器(central?processing?unit，cpu)與低速存儲器之間的性能差異。對于cpu來說，執(zhí)行的程序及其依賴數(shù)據(jù)命中cache意味著更少的等待時間，更快的執(zhí)行速率，未命中的cache會帶來較大的內(nèi)存訪問延遲從而影響性能?？梢灶A(yù)見的是，相較于不包含任何cache結(jié)構(gòu)的芯片，這引入了較大的執(zhí)行時間不確定性。

3、目前無法量化評估芯片代碼的穩(wěn)定性和實時性，為芯片的可靠性分析帶來困難。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供了一種評估芯片性能的方法、系統(tǒng)及計算機(jī)程序產(chǎn)品，能夠量化評估芯片執(zhí)行代碼的穩(wěn)定性和實時性。

2、根據(jù)本發(fā)明實施例的第一方面，提供了一種評估芯片性能的方法，方法包括：

3、采用第一定時器在每個采樣周期觸發(fā)數(shù)據(jù)采集線程，采集運(yùn)行數(shù)據(jù)；

4、采用信號量進(jìn)行進(jìn)程同步，運(yùn)行與數(shù)據(jù)采集線程配對的控制線程，基于運(yùn)行數(shù)據(jù)進(jìn)行核心控制操作；

5、運(yùn)行陪測線程；

6、采用第二定時器統(tǒng)計控制線程每次的執(zhí)行時間；

7、根據(jù)執(zhí)行時間，評估芯片的性能。

8、在一種可能的實現(xiàn)方式中，陪測線程包括至少一組由配對的上位機(jī)線程和下位機(jī)線程組成的通訊線程；運(yùn)行陪測線程，包括:

9、采用第三定時器在每個通訊周期，觸發(fā)上位機(jī)線程向配對的下位機(jī)線程發(fā)送通訊指令；

10、采用信號量進(jìn)行進(jìn)程同步，運(yùn)行配對的下位機(jī)線程，執(zhí)行通訊指令。

11、在一種可能的實現(xiàn)方式中，陪測線程包括至少一個參數(shù)保存線程；運(yùn)行陪測線程，包括：

12、參數(shù)保存線程在每個讀寫周期，對內(nèi)存盤進(jìn)行讀寫操作。

13、在一種可能的實現(xiàn)方式中，當(dāng)僅運(yùn)行一組配對的數(shù)據(jù)采集線程和控制線程時，根據(jù)執(zhí)行時間，評估芯片的性能，包括：

14、計算執(zhí)行時間的期望值和方差；

15、根據(jù)期望值與采樣周期的關(guān)系，評估芯片的實時性；

16、根據(jù)方差，評估芯片的穩(wěn)定性。

17、在一種可能的實現(xiàn)方式中，當(dāng)運(yùn)行多組配對的數(shù)據(jù)采集線程和控制線程時，根據(jù)執(zhí)行時間，評估芯片的性能，包括：

18、計算各控制線程的執(zhí)行時間的期望值和方差，得到多個期望值和多個方差；

19、計算多個期望值的平均值，得到平均期望值；

20、計算多個方差的平均值，得到平均方差；

21、根據(jù)平均期望值與采樣周期的關(guān)系，評估芯片的實時性；

22、根據(jù)平均方差，評估芯片的穩(wěn)定性。

23、根據(jù)本發(fā)明實施例的第二方面，提供了一種評估芯片性能的系統(tǒng)，系統(tǒng)包括至少一組由配對的數(shù)據(jù)采集線程和控制線程組成的核心線程、陪測線程、多個定時器，以及評估模塊；多個定時器至少包括第一定時器和第二定時器；

24、第一定時器，用于在每個采樣周期觸發(fā)數(shù)據(jù)采集線程；

25、數(shù)據(jù)采集線程，用于采集運(yùn)行數(shù)據(jù)；

26、控制線程，用于受數(shù)據(jù)采集線程信號量同步運(yùn)行，基于運(yùn)行數(shù)據(jù)，進(jìn)行核心控制操作；

27、陪測線程，用于陪同核心線程運(yùn)行；

28、第二定時器，用于統(tǒng)計控制線程每次的執(zhí)行時間；

29、評估模塊，根據(jù)執(zhí)行時間，評估芯片的性能。

30、在一種可能的實現(xiàn)方式中，陪測線程包括至少一組由配對的上位機(jī)線程和下位機(jī)線程組成的通訊線程，多個定時器還包括第三定時器；運(yùn)行陪測線程，包括：

31、第三定時器，用于在每個通訊周期，觸發(fā)上位機(jī)線程；

32、上位機(jī)線程，用于向下位機(jī)線程發(fā)送通訊指令；

33、下位機(jī)線程，用于受下位機(jī)線程信號量同步運(yùn)行，執(zhí)行通訊指令。

34、在一種可能的實現(xiàn)方式中，陪測線程包括至少一個參數(shù)保存線程；

35、參數(shù)保存線程，用于在每個讀寫周期，對內(nèi)存盤進(jìn)行讀寫操作。

36、在一種可能的實現(xiàn)方式中，系統(tǒng)僅運(yùn)行一組配對的數(shù)據(jù)采集線程和控制線程時，評估模塊，具體用于：

37、計算執(zhí)行時間的期望值和方差；

38、根據(jù)期望值與采樣周期的關(guān)系，評估芯片的實時性；

39、根據(jù)方差，評估芯片的穩(wěn)定性。

40、根據(jù)本發(fā)明實施例的第三方面，提供了一種計算機(jī)程序產(chǎn)品，計算機(jī)程序產(chǎn)品中的指令由電子設(shè)備的處理器執(zhí)行時，使得電子設(shè)備執(zhí)行本發(fā)明的第一方面或者第一方面的任一可能實現(xiàn)方式中的評估芯片性能的方法。

41、本發(fā)明實施例提供一種評估芯片性能的方法、系統(tǒng)及計算機(jī)程序產(chǎn)品，模擬芯片處理實時任務(wù)的功能，統(tǒng)計芯片運(yùn)行控制線程的執(zhí)行時間，基于執(zhí)行時間量化評估芯片代碼的穩(wěn)定性和實時性。同時，采用陪測線程模擬正常變流器設(shè)備工作時所需的各項功能，更貼切實際應(yīng)用。而且，陪測線程的加入也能增大軟件代碼量數(shù)據(jù)量，反映出在芯片評估中會忽略的cache差異，能夠更好反映出cache對實時控制的影響，且與實際應(yīng)用更加貼切，進(jìn)一步減小芯片后續(xù)應(yīng)用中的風(fēng)險。

技術(shù)特征：

1.一種評估芯片性能的方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述陪測線程包括至少一組由配對的上位機(jī)線程和下位機(jī)線程組成的通訊線程；所述運(yùn)行陪測線程，包括:

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述陪測線程包括至少一個參數(shù)保存線程；所述運(yùn)行陪測線程，包括：

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，當(dāng)僅運(yùn)行一組配對的數(shù)據(jù)采集線程和控制線程時，根據(jù)所述執(zhí)行時間，評估芯片的性能，包括：

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，當(dāng)運(yùn)行多組配對的數(shù)據(jù)采集線程和控制線程時，根據(jù)所述執(zhí)行時間，評估芯片的性能，包括：

6.一種評估芯片性能的系統(tǒng)，其特征在于，所述系統(tǒng)包括至少一組由配對的數(shù)據(jù)采集線程和控制線程組成的核心線程、陪測線程、多個定時器，以及評估模塊；所述多個定時器至少包括第一定時器和第二定時器；

7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述陪測線程包括至少一組由配對的上位機(jī)線程和下位機(jī)線程組成的通訊線程，所述多個定時器還包括第三定時器；

8.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述陪測線程包括至少一個參數(shù)保存線程；

9.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述系統(tǒng)僅運(yùn)行一組配對的數(shù)據(jù)采集線程和控制線程時，所述評估模塊，具體用于：

10.一種計算機(jī)程序產(chǎn)品，其特征在于，所述計算機(jī)程序產(chǎn)品中的指令由電子設(shè)備的處理器執(zhí)行時，使得所述電子設(shè)備執(zhí)行如權(quán)利要求1-5任意一項所述的評估芯片性能的方法。

技術(shù)總結(jié)
本發(fā)明提供一種評估芯片性能的方法、系統(tǒng)及計算機(jī)程序產(chǎn)品，方法包括：采用第一定時器在每個采樣周期觸發(fā)數(shù)據(jù)采集線程，采集運(yùn)行數(shù)據(jù)；采用信號量進(jìn)行進(jìn)程同步，運(yùn)行與數(shù)據(jù)采集線程配對的控制線程，基于運(yùn)行數(shù)據(jù)進(jìn)行核心控制操作；運(yùn)行陪測線程；采用第二定時器統(tǒng)計控制線程每次的執(zhí)行時間；根據(jù)執(zhí)行時間，評估芯片的性能。本發(fā)明提供的方法能夠量化評估芯片執(zhí)行代碼的穩(wěn)定性和實時性。

技術(shù)研發(fā)人員：周黨生,李諾江,徐曉峰,胡永濤
受保護(hù)的技術(shù)使用者：深圳市禾望電氣股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8