擁有極大直流開環(huán)電壓增益的cmos運算放大器的制造方法
【專利摘要】本發(fā)明提供了一種擁有極大直流開環(huán)電壓增益的CMOS運算放大器，包括第一晶體管M0、第二晶體管M1、第三晶體管M2、第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10、第十一晶體管M11、第十二晶體管M12、第十三晶體管M13、第十四晶體管M14、第十五晶體管M15、第十六晶體管M16、第十七晶體管M17、第十八晶體管M18，本發(fā)明的運算放大器通過使用晶體管M13—M18來形成反饋回路，與傳統(tǒng)的折疊共源共柵放大器相比較，擁有極高的DC開環(huán)電壓增益、很寬的單位增益帶寬、很短的建立時間和不多的功耗。
【專利說明】擁有極大直流開環(huán)電壓增益的CMOS運算放大器
【技術領域】
[0001] 本發(fā)明涉及模擬電路設計領域，特別是涉及模擬電路中的擁有極大直流開環(huán)電壓增益的CMOS運算放大器。
【背景技術】
[0002]運算放大器通常是模擬電路中的重要模塊，它們的DC開環(huán)電壓增益Av是一個非常重要的技術參數(shù)。傳統(tǒng)的運放，要想讓其擁有較大的Av，它就會消耗掉多得多的功耗和面積。
[0003]現(xiàn)有的運放中包括有多個PMOS (P-channel metal oxide semiconductorFET, P溝道金屬氧化物半導體場效應晶體管)晶體管和NMOS (N-channel metal oxidesemiconductor FET, N溝道金屬氧化物半導體場效應晶體管)晶體管,通過多個晶體管來產(chǎn)生運放效果。此外，雖然近幾年一些新型的運放有較高的Av，但是改進的程度仍然是有限的。
[0004]為此，人們逐漸追求高質(zhì)量的運放，其Av極大，而其他技術參數(shù)(其他技術參數(shù)例如功耗、單位增益帶寬、相位裕度、0.01%建立時間等等)也需要滿足一定的要求。

【發(fā)明內(nèi)容】

[0005]為了獲得一種擁有極大DC開環(huán)電壓增益的運算放大器，而且它的其他技術參數(shù)(其他技術參數(shù)例如功耗、單位增益帶寬、相位裕度、建立時間等等)也是令人滿意的，本發(fā)明給出了一種擁有極大直流開環(huán)電壓增益的CMOS運算放大器。
[0006]本發(fā)明采用的技術方案是:包括:第一晶體管(MO)、第二晶體管(Ml)、第三晶體管(M2)、第五晶體管(M5)、第六晶體管(M6)、第七晶體管(M7)、第八晶體管(M8)、第九晶體管(M9)、第十晶體管(M10)、第^^一晶體管(111)、第十二晶體管(1112)、第十三晶體管(|/[13)、第十四晶體管(M14)、第十五晶體管(M15)、第十六晶體管(M16)、第十七晶體管(M17)、第十八晶體管(M18)，其中，
[0007]第一晶體管(MO)的柵極接到第一偏置電壓的輸入端(Vbl)，漏極接到第二晶體管(MD的源極和第三晶體管(M2)的源極，第一晶體管(MO)的源極接地；
[0008]第二晶體管(Ml)的柵極用于接到正輸入端(Vin+)，漏極接到第九晶體管(M9)的源極和第十一晶體管(Mll)的漏極，第二晶體管(Ml)的源極接到第一晶體管(MO)的漏極和第三晶體管(M2)的源極；
[0009]第三晶體管M2的柵極用于接到負輸入端(Vin-)，漏極連接到第十二晶體管(M12)的漏極和第十晶體管(MlO)的源極，第三晶體管(M2)的源極接到第一晶體管(MO)的漏極和第二晶體管(Ml)的源極；
[0010]第五晶體管(M5)的柵極用于接到第四偏置電壓的輸入端(Vb4)，漏極接到第七晶體管(M7)的源極和第十三晶體管(M13)的源極，第五晶體管(M5)的源極用于接地；
[0011]第六晶體管(M6)的柵極用于接到第四偏置電壓的輸入端(Vb4)，漏極接到第八晶體管(M8)的源極和第十四晶體管(M14)的源極，第六晶體管(M6)的源極用于接地；
[0012]第七晶體管(M7)的柵極接到第三偏置電壓的輸入端(Vb3)，漏極用于接到負輸出端(Vout-)，源極接到第五晶體管(M5)的漏極和第十三晶體管(M13)的源極；
[0013]第八晶體管(M8)的柵極用于接到第三偏置電壓的輸入端(Vb3)，漏極用于接到正輸出端(Vout+)，源極接到第六晶體管(M6)的漏極和第十四晶體管(M14)的源極；
[0014]第九晶體管(M9 )漏極用于接到負輸出端(Vout-)，源極接到第二晶體管(Ml)的漏極和第十一晶體管(MlI)的漏極； [0015]第十晶體管(MlO)的漏極用于接到正輸出端(Vout+)，源極接到第三晶體管(M2)的漏極和第十二晶體管(M12)的漏極；
[0016]第十一晶體管(Mll)的柵極接到第十八晶體管(M18)柵極、第十六晶體管(M16)的漏極和第十四晶體管(M14)的漏極，第十一晶體管(Mll)的漏極接到第九晶體管(M9)的源極和第二晶體管(Ml)的漏極，第十一晶體管(Mll)的源極用于接到電源；
[0017]第十二晶體管(M12)的柵極接到第十七晶體管(M17)的柵極、第十五晶體管(M15)的漏極和第十三晶體管(M13)的漏極，第十二晶體管(M12)的漏極接到第十晶體管(MlO)的源極和第三晶體管(M2)的漏極，第十二晶體管(M12)的源極用于接到電源；
[0018]第十三晶體管(M13)的柵極用于接到第六偏置電壓的輸入端(Vb6)，漏極接到第十五晶體管(M15)的漏極、第十七晶體管(M17)的柵極和第十二晶體管(M12)的柵極，源極接到第七晶體管(M7)的源極和第五晶體管(M5)的漏極；
[0019]第十四晶體管(M14)的柵極用于接到第六偏置電壓的輸入端(Vb6)，漏極接到第十六晶體管(M16)的漏極、第十八晶體管(M18)的柵極和第十一晶體管(Mll)的柵極，源極接到第八晶體管(M8)的源極和第六晶體管(M6)的漏極；
[0020]第十五晶體管(M15)的柵極用于接到第五偏置電壓的輸入端(Vb5)，漏極接到第十三晶體管(M13)的漏極、第十七晶體管(M17)的柵極和第十二晶體管(M12)的柵極，源極接到第十七晶體管(M17)的漏極；
[0021]第十六晶體管(M16)的柵極用于接到第五偏置電壓的輸入端(Vb5)，漏極接到第十四晶體管(M14)的漏極、第十八晶體管(M18)的柵極和第十一晶體管(Mll)的柵極，源極接到第十八晶體管(M18)的漏極；
[0022]第十七晶體管(M17)的柵極接到第十五晶體管(M15)的漏極、第十三晶體管(M13)的漏極和第十二晶體管(M12)的柵極，第十七晶體管(M17)的漏極接到第十五晶體管(M15)的源極，第十七晶體管(M17)的源極用于接到電源；
[0023]第十八晶體管(M18)的柵極接到第十六晶體管(M16)的漏極、第十四晶體管(M14)的漏極和第十一晶體管(Mll)的柵極，第十八晶體管(M18)的漏極接到第十六晶體管(M16)的源極，第十八晶體管(M18)的源極用于接到電源。
[0024]上述技術方案具有如下有益效果:本發(fā)明的運算放大器通過使用晶體管M13—M18來形成反饋回路，從而獲得極大的DC開環(huán)電壓增益。本發(fā)明的運算放大器與傳統(tǒng)的折疊共源共柵gain boosted放大器相比較，擁有極高的DC開環(huán)電壓增益、很寬的單位增益帶寬、很短的0.01%建立時間和不多的功耗。
【專利附圖】

【附圖說明】[0025]圖1為本發(fā)明第一種實施例的運算放大器的電路圖；
[0026]圖2為本發(fā)明第二種實施例的運算放大器的電路圖；
[0027]圖3為本發(fā)明中CMOS運算放大器電路所對應的等效單端電路圖；
[0028]圖4為本發(fā)明中用于調(diào)節(jié)CMOS運算放大器電路的調(diào)節(jié)電路；
[0029]圖5為本發(fā)明的實施例中CMOS運算放大器的AC特性圖；
[0030]圖6為本發(fā)明的實施例中CMOS運算放大器在各工藝角下的仿真結果。
【具體實施方式】
[0031]為使本發(fā)明要解決的技術問題、技術方案和優(yōu)點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
[0032]如圖1所示，為本發(fā)明一種實施例的運算放大器的電路圖，在該電路中，節(jié)點Vin+和Vin-分別為運放的正輸入端和負輸入端,節(jié)點Vout+和Vout-分別為運放的正輸出端和負輸出端，節(jié)點VDD和節(jié)點GND分別接電源電壓和地電壓。該實施例的運算放大器包括:第一晶體管MO、第二晶體管Ml、第三晶體管M2、第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10、第十一晶體管Ml1、第十二晶體管M12、第十三晶體管M13、第十四晶體管M14、第十五晶體管M15、第十六晶體管M16、第十七晶體管M17、第十八晶體管M18， 晶體管M0-M8、M13和M14為NMOS晶體管，晶體管M9-M12、M15-M18為PMOS晶體管，其中，
[0033]第一晶體管MO的柵極接到第一偏置電壓的輸入端Vbl，漏極接到第二晶體管Ml的源極和第三晶體管M2的源極，第一晶體管MO的源極接地；
[0034]第二晶體管Ml的柵極用于接到正輸入端Vin+，漏極接到第九晶體管M9的源極和第十一晶體管Mll的漏極，第二晶體管Ml的源極接到第一晶體管MO的漏極和第三晶體管M2的源極；
[0035]第三晶體管M2的柵極用于接到負輸入端Vin-，漏極連接到第十二晶體管M12的漏極和第十晶體管MlO的源極，第三晶體管M2的源極接到第一晶體管MO的漏極和第二晶體管Ml的源極；
[0036]第五晶體管M5的柵極用于接到第四偏置電壓的輸入端Vb4，漏極接到第七晶體管M7的源極和第十三晶體管M13的源極，第五晶體管M5的源極用于接地；
[0037]第六晶體管M6的柵極用于接到第四偏置電壓的輸入端Vb4，漏極接到第八晶體管M8的源極和第十四晶體管M14的源極，第六晶體管M6的源極用于接地；
[0038]第七晶體管M7的柵極接到第三偏置電壓的輸入端Vb3，漏極用于接到負輸出端Vout-,源極接到第五晶體管M5的漏極和第十三晶體管M13的源極；
[0039]第八晶體管M8的柵極用于接到第三偏置電壓的輸入端Vb3，漏極用于接到正輸出端Vout+，源極接到第六晶體管M6的漏極和第十四晶體管M14的源極；
[0040]第九晶體管M9的柵極接到第二偏置電壓的輸入端Vb2，漏極用于接到負輸出端Vout-，源極接到第二晶體管Ml的漏極和第十一晶體管Mll的漏極；
[0041]第十晶體管MlO的柵極接到第二偏置電壓的輸入端Vb2，漏極用于接到正輸出端Vout+,源極接到第三晶體管M2的漏極和第十二晶體管M12的漏極；
[0042]第十一晶體管Mll的柵極接到第十八晶體管M18柵極、第十六晶體管M16的漏極和第十四晶體管M14的漏極，第十一晶體管Mll的漏極接到第九晶體管M9的源極和第二晶體管Ml的漏極，第十一晶體管Mll的源極用于接到電源；
[0043]第十二晶體管M12的柵極接到第十七晶體管M17的柵極、第十五晶體管M15的漏極和第十三晶體管M13的漏極，第十二晶體管M12的漏極接到第十晶體管MlO的源極和第三晶體管M2的漏極，第十二晶體管M12的源極用于接到電源；
[0044]第十三晶體管M13的柵極用于接到第六偏置電壓的輸入端Vb6，漏極接到第十五晶體管M15的漏極、第十七晶體管M17的柵極和第十二晶體管M12的柵極，源極接到第七晶體管M7的源極和第五晶體管M5的漏極；
[0045]第十四晶體管M14的柵極用于接到第六偏置電壓的輸入端Vb6，漏極接到第十六晶體管M16的漏極、第十八晶體管M18的柵極和第十一晶體管Mll的柵極，源極接到第八晶體管M8的源極和第六晶體管M6的漏極；
[0046]第十五晶體管M15的柵極用于接到第五偏置電壓的輸入端Vb5，漏極接到第十三晶體管M13的漏極、第十七晶體管M17的柵極和第十二晶體管M12的柵極，源極接到第十七晶體管M17的漏極；
[0047]第十六晶體管M16的柵極用于接到第五偏置電壓的輸入端Vb5，漏極接到第十四晶體管M14的漏極、第十八晶體管M18的柵極和第十一晶體管Mll的柵極，源極接到第十八晶體管M18的漏極；
[0048]第十七晶體管M17的柵極接到第十五晶體管M15的漏極、第十三晶體管M13的漏極和第十二晶體管M12的柵極，第十七晶體管M17的漏極接到第十五晶體管M15的源極，第十七晶體管M17的源極用于接到電源；
[0049]第十八晶體管M18的柵極接到第十六晶體管M16的漏極、第十四晶體管M14的漏極和第十一晶體管Mll的柵極，第十八晶體管M18的漏極接到第十六晶體管M16的源極，第十八晶體管M18的源極用于接到電源。
[0050]本發(fā)明的運算放大器通過使用晶體管M13 — M18來形成反饋回路，從而獲得極大的DC開環(huán)電壓增益。本發(fā)明的運算放大器與傳統(tǒng)的折疊共源共柵gain boosted放大器相比較，擁有極高的DC開環(huán)電壓增益、很寬的單位增益帶寬、很短的0.01%建立時間和不多的功耗。這些性能是現(xiàn)有的各種運算放大器所無法達到的。據(jù)估計，傳統(tǒng)的折疊共源共柵gainboosted運算放大器只能擁有大約IOOdB的DC開環(huán)電壓增益以及大約IGHz的單位增益帶寬；而本發(fā)明中的新型運算放大器可以擁有大約150dB的DC開環(huán)電壓增益以及大約2GHz的單位增益帶寬。
[0051]如圖2所示，為本發(fā)明第二種實施例的運算放大器的電路圖，該實施例與第一種實施例的結構基本相同，區(qū)別是該實施例的電路圖上還連接有輔助運放(AuxiliaryAmplifier)，輔助運放有兩個輸入端VX、VY和兩個輸出端Va+、Va_，其正輸入端接到節(jié)點VX，負輸入端接到節(jié)點VY，正輸出端接到節(jié)點Va+，負輸出端接到節(jié)點Va-，其中節(jié)點VX是第十一晶體管Mll的漏極、 第二晶體管Ml的漏極和第九晶體管M9的源極的共同相連接點，節(jié)點VY是第十二晶體管M12的漏極、第十晶體管MlO的源極和第三晶體管M2的漏極的共同相連接點，而且第九晶體管M9和第十晶體管的柵極都不再接到第二偏置電壓的輸入端Vb2。該輔助運放的具體連接關系如下:
[0052]所述輔助運放的正輸入端VX連接到第十一晶體管Mll的漏極、第二晶體管Ml的漏極和第九晶體管M9的源極，負輸入端VY連接第十二晶體管M12的漏極、第十晶體管MlO的源極和第三晶體管M2的漏極，正輸出端Va+連接第十晶體管MlO的柵極，負輸出端Va-連接第九晶體管M9的柵極。
[0053]本發(fā)明的該實施例的運算放大器電路與傳統(tǒng)的折疊共源共柵gain boosted放大器相比較，只有一個輔助運放，并且N-輔助運放被MOS晶體管M13—M18替代了。為了說明晶體管M13—M18的作用，在圖3中顯示了此運算放大器電路所對應的等效單端電路圖。如圖3所示，如果計算其輸出阻抗(將輸入端接ac地，并在輸出端加一個ac信號△ V)，則有電流il流入此電路。另外，由于電流鏡(由M16、M18、M12和反相放大器Inverter組成)的作用，還有一股電流i2流出輸出端。如果il等于i2，那么圖3中運放的輸出阻抗將是無窮大，因此DC放大倍數(shù)也將是無窮大。為了使這個運放正常地工作，應滿足下面這個式子:i2< il。在功耗方面，由于所述的運算放大器電路僅使用了一個輔助運放，因此省去了 N輔助運放及其共模反饋電路，使得這個運算放大器電路有更低的功耗。
[0054]該實施例的運算放大器電路可以有無窮大的放大倍數(shù)，但是卻容易受到溫度和工藝偏差的影響。因此需要一個調(diào)節(jié)電路來對這個運放進行調(diào)節(jié)，以保證這個運放擁有極端優(yōu)異的性能。圖4中的調(diào)節(jié)電路便是這種對運放進行調(diào)節(jié)的電路。事實上，當溫度或工藝變化時，所述運算放大器電路的DC放大倍數(shù)和_3dB帶寬也將隨之而變化，但是其他的性能參數(shù)(如DC放大倍數(shù)與-3dB帶寬的乘積、第二極點、相位裕度、單位增益帶寬等)不會變化。而且只需要調(diào)節(jié)第四偏置電壓即可使此運算放大器電路重新?lián)碛袠O大的放大倍數(shù)。這里存在一個叫做Vtg的電位(Vtg是指第四偏置電壓的最優(yōu)值，是由晶體管特性決定，它比M5、M6的閾值電壓稍大一些)，其值會隨著溫度和工藝的變化而變化。(在SMIC0.18 μ m工藝1.8V電源電壓的條件下，Vtg可以是530mV左右。)當Vb4=Vtg時，所述運算放大器電路將有無窮大的放大倍數(shù)；如果Vb4 ^ Vtg，那么此運算放大器電路便可正常工作；如果Vb4〈Vtg，那么這個運算放大器電路將不能正常工作，并且輸出阻抗將是負的。當Vb4≥Vtg的時候，我們可以發(fā)現(xiàn)，Vb4越接近Vtg，則DC放大倍數(shù)就越大。
[0055]如圖4所示，為本發(fā)明一種實施例的偏置電壓的調(diào)節(jié)電路，該調(diào)節(jié)電路包括第一電阻R1、第二電阻R2、第一二極管D1、第二二極管D2、第一電容C_disturb和第二電容C_bias,其中，第一電阻Rl的第一端連接到正輸出端Vout+,第二端通過第五開關K5與第一二極管Dl的陽極相連接，第二電阻R2的第一端連接到負輸出端Vout-，第二端通過第六開關K6與第二二極管D2的陽極相連接，第一二極管Dl的陰極與第二二極管D2的陰極、第四偏置電壓的輸入端Vb4、第七開關K7和第二電容C_bias相連接，第七開關K7與第七偏置電壓的輸入端V_initial相連接,第二電容C_bias接地,第一電容C_disturb的第一端通過第一開關K1、第二開關K2分別連接到正輸出端Vout+和第八偏置電壓的輸入端V_diSturb，第一電容<^_(1丨81:11；^3的第二端通過第三開關K3、第四開關K4分別連接到負輸出端Vout-和GND，節(jié)點Vb4 (第四偏置電壓的輸入端)用于給運算放大器電路提供偏置電壓Vb4。
[0056]以下詳細說明該調(diào)節(jié)電路的工作過程:當使用調(diào)節(jié)電路來對運算放大器的第四偏置電壓進行調(diào)節(jié)時，應先將運算放大器電路的正負輸入端連接到共模電壓上，然后在充電階段(第一相Φ1)時，第二開關K2、第四開關K4和第七開關K7導通，第一開關K1、第三開關K3、第五開關K5和第六開關K6斷開，此時第二電被第七偏置電壓(約為500mV，且應小于Vtg)充電，而第一電容C_disturb被第八偏置電壓(可以為200mV)充電。[0057]在產(chǎn)生偏置電壓階段(第二相Φ2)時，與充電階段開關控制相反，第一開關K1、第三開關K3、第五開關K5和第六開關K6導通，第二開關K2、第四開關K4和第七開關K7斷開。因此第一電容C_disturb被連到了運放的兩個輸出端上，而第二電容C_bias也通過二極管和電阻連到了運放的兩個輸出端上。此時，第一電容C_disturb上的壓降干擾運放的兩個輸出端，并使得這兩個輸出端上有壓差。由于節(jié)點Vb4上的電位小于Vtg，使得運放兩輸出端上的壓差迅速增加，又由于運放兩輸出端上的共模電壓大約為900mV，因此二極管Dl和D2中的某一個導通并對第二電進行充電，從而使得Vb4上的電位增加。當Vb4上的電位接近Vtg但仍然小于Vtg的時候，運放兩輸出端上的電壓差很快減小到0，因此兩二極管上的電流變得很小，使得第二電上的充電速率也變得很慢。一段時間后(這仍然是“產(chǎn)生偏置電壓階段”)，當Vb4上的電位稍微大于Vtg，使得運放的電壓增益處于合適的范圍之內(nèi)(例如150dB左右)時，就可以使運放進入正常的工作狀態(tài)了。
[0058]在工作狀態(tài)時，斷開所有開關，運放便可正常地工作，同時擁有極大的DC放大倍數(shù)。
[0059]為了實現(xiàn)調(diào)節(jié)電路產(chǎn)生所需的第四偏置電壓，電容C_disturb應該是一個小電容，可用最小尺寸的MOS電容實現(xiàn)，而且開關Kl和K3上的導通電阻應該很小，為了使導通電阻很小，可以使此NMOS開關上的柵電位為2Vdd，而第二電容C_bias應該是一個大電容，可把電容C_bias放到芯片外部，即在Vb4節(jié)點和GND節(jié)點之間從芯片外部并聯(lián)一個大約
0.1 μ F的電容C_bias，此外，電阻Rl和R2上的阻值為幾千歐姆即可。
[0060]本發(fā)明的運放電路的第二電容C_bias還存在漏電的問題，因此工作狀態(tài)時，Vb4會慢慢減小，使得一段時間后，Vb4〈Vtg，導致運放又不能正常工作了。為了解決這個問題，本發(fā)明采用了如下兩種方案來實現(xiàn):
[0061]方案一，每隔一段時間便使用所述調(diào)節(jié)電路重新產(chǎn)生節(jié)點Vb4上的電位并斷開Kl——K7這七個開關，使得運放可以重新正常工作；也就是說，當?shù)谒钠秒妷旱拇笮∨c最優(yōu)值Vtg的差超出所允許的范圍時，再次控制開關，來調(diào)節(jié)第四偏置電壓，使其與最優(yōu)值Vtg的差位于所允許的范圍內(nèi)。
[0062]方案二，先用所述調(diào)節(jié)電路產(chǎn)生節(jié)點Vb4的電位，并在芯片外部測得這個電位的大小，之后從芯片外部來給第四偏置電壓的輸入端Vb4持續(xù)地提供同樣大小的電位，這樣，斷開Kl——K7這七個開關后，所述運算放大器便能一直正常工作。也就是說，通過從芯片外部提供第四偏置電壓，使得第四偏置電壓Vb4與最優(yōu)值Vtg的差位于所允許的范圍內(nèi)。所允許的范圍是指兩者之間的差值處于閾值范圍內(nèi)，例如是與最優(yōu)值電壓相差0%-2%。
[0063]如圖5所示，在“中芯國際0.18微米工藝”、“1.8V電源電壓”以及“1.6pF負載電容”的條件下，用hspice進行仿真，這種新型的運放達到了 150.29dB的DC開環(huán)電壓增益、
1.8964GHz的單位增益帶寬、63.87°的相位裕度、2.425ns的0.01%建立時間以及13.329mff的功耗。不同工藝角下這種運放的性能參數(shù)如圖6所示。很顯然，這些性能是現(xiàn)有的各種運算放大器所無法達到的。
[0064]以上所述是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種擁有極大直流開環(huán)電壓增益的CMOS運算放大器，其特征在于，包括:第一晶體管(MO)、第二晶體管(Ml)、第三晶體管(M2)、第五晶體管(M5)、第六晶體管(M6)、第七晶體管(M7)、第八晶體管(M8)、第九晶體管(M9)、第十晶體管(M10)、第十一晶體管(Mil)、第十二晶體管(M12)、第十三晶體管(M13)、第十四晶體管(M14)、第十五晶體管(M15)、第十六晶體管(M16 )、第十七晶體管(Ml 7 )、第十八晶體管(M18 )，其中， 第一晶體管(MO)的柵極接到第一偏置電壓的輸入端(Vbl)，漏極接到第二晶體管(Ml)的源極和第三晶體管(M2)的源極，第一晶體管(MO)的源極接地； 第二晶體管(Ml)的柵極用于接到正輸入端(Vin+)，漏極接到第九晶體管(M9)的源極和第十一晶體管(Mll)的漏極，第二晶體管(Ml)的源極接到第一晶體管(MO)的漏極和第三晶體管(M2)的源極； 第三晶體管M2的柵極用于接到負輸入端(Vin-)，漏極連接到第十二晶體管(M12)的漏極和第十晶體管(MlO)的源極，第三晶體管(M2)的源極接到第一晶體管(MO)的漏極和第二晶體管(Ml)的源極； 第五晶體管(M5)的柵極用于接到第四偏置電壓的輸入端(Vb4)，漏極接到第七晶體管(M7)的源極和第十三晶體管(M13)的源極，第五晶體管(M5)的源極用于接地； 第六晶體管(M6)的柵極用于接到第四偏置電壓的輸入端(Vb4)，漏極接到第八晶體管(M8)的源極和第十四晶體管(M14)的源極，第六晶體管(M6)的源極用于接地； 第七晶體管(M7)的柵極接到第三偏置電壓的輸入端(Vb3)，漏極用于接到負輸出端(Vout-)，源極接到第五晶體管(M5)的漏極和第十三晶體管(M13)的源極； 第八晶體管(M8)的柵極用于接到第三偏置電壓的輸入端(Vb3)，漏極用于接到正輸出端(Vout+)，源極接到第六晶體管(M6)的漏極和第十四晶體管(M14)的源極； 第九晶體管(M9)漏極用于接到負輸出端(Vout-)，源極接到第二晶體管(Ml)的漏極和第H^一晶體管(MlI)的漏極； 第十晶體管(MlO)的漏極用于接到正輸出端(Vout+)，源極接到第三晶體管(M2)的漏極和第十二晶體管(M12)的漏極； 第十一晶體管(Mll)的柵極接到第十八晶體管(M18)柵極、第十六晶體管(M16)的漏極和第十四晶體管(M14)的漏極，第十一晶體管(Mll)的漏極接到第九晶體管(M9)的源極和第二晶體管(Ml)的漏極，第十一晶體管(Mll)的源極用于接到電源； 第十二晶體管(M12)的柵極接到第十七晶體管(M17)的柵極、第十五晶體管(M15)的漏極和第十三晶體管(M13)的漏極，第十二晶體管(M12)的漏極接到第十晶體管(MlO)的源極和第三晶體管(M2)的漏極，第十二晶體管(M12)的源極用于接到電源； 第十三晶體管(M13)的柵極用于接到第六偏置電壓的輸入端(Vb6)，漏極接到第十五晶體管(M15)的漏極、第十七晶體管(M17)的柵極和第十二晶體管(M12)的柵極，源極接到第七晶體管(M7)的源極和第五晶體管(M5)的漏極； 第十四晶體管(M14)的柵極用于接到第六偏置電壓的輸入端(Vb6)，漏極接到第十六晶體管(M16)的漏極、第十八晶體管(M18)的柵極和第十一晶體管(Mll)的柵極，源極接到第八晶體管(M8)的源極和第六晶體管(M6)的漏極； 第十五晶體管(M15)的柵極用于接到第五偏置電壓的輸入端(Vb5)，漏極接到第十三晶體管(M13)的漏極、第十七晶體管(M17)的柵極和第十二晶體管(M12)的柵極，源極接到第十七晶體管(M17)的漏極； 第十六晶體管(M16)的柵極用于接到第五偏置電壓的輸入端(Vb5)，漏極接到第十四晶體管(M14)的漏極、第十八晶體管(M18)的柵極和第十一晶體管(Mll)的柵極，源極接到第十八晶體管(M18)的漏極； 第十七晶體管(M17)的柵極接到第十五晶體管(M15)的漏極、第十三晶體管(M13)的漏極和第十二晶體管(M12)的柵極，第十七晶體管(M17)的漏極接到第十五晶體管(M15)的源極，第十七晶體管(M17)的源極用于接到電源； 第十八晶體管(M18)的柵極接到第十六晶體管(M16)的漏極、第十四晶體管(M14)的漏極和第十一晶體管(Ml I)的柵極，第十八晶體管(M18)的漏極接到第十六晶體管(M16)的源極，第十八晶體管(M18)的源極用于接到電源。
2.根據(jù)權利要求1所述的CMOS運算放大器，其特征在于，還包括輔助運放，所述輔助運放的正輸入端(VX)連接到第十一晶體管(Mll)的漏極、第二晶體管(Ml)的漏極和第九晶體管(M9)的源極，負輸入端(VY)連接第十二晶體管(M12)的漏極、第十晶體管(MlO)的源極和第三晶體管(M2 )的漏極，正輸出端(Va+ )連接第十晶體管(MlO )的柵極，負輸出端(Va-)連接第九晶體管(M9)的柵極。
3.根據(jù)權利要求1所述的CMOS運算放大器，其特征在于，第九晶體管(M9)的柵極和第十晶體管(MlO)的柵極用于接到第二偏置電壓的輸入端(Vb2)。
4.根據(jù)權利要求2或者3所述的CMOS運算放大器，其特征在于，所述第四偏置電壓的電位大于第五晶體管(M5)和第六晶體管(M6)中任何一個的閾值電壓。
5.根據(jù)權利要求4所述的CMOS運算放大器，其特征在于，所述CMOS運算放大器電路還包括用于產(chǎn)生并調(diào)節(jié)第四偏置電壓的調(diào)節(jié)電路，所述調(diào)節(jié)電路包括第一電阻(R1)、第二電阻(R2)、第一二極管(D1)、第二二極管(D2)、第一電容(C_disturb)和第二電容(C_bias)，其中，第一電阻(Rl)的第一端連接到正輸出端(Vout+)，第二端通過第五開關(K5)與第一二極管(Dl)的陽極相連接，第二電阻(R2)的第一端連接到負輸出端(Vout-)，第二端通過第六開關(K6)與第二二極管(D2)的陽極相連接，第一二極管(Dl)的陰極與第二二極管(D2)的陰極、第四偏置電壓的輸入端(Vb4)、第七開關(K7)和第二電容(C_bias)相連接，第七開關(K7)與第七偏置電壓的輸入端(V_initial)相連接，第二電容(C_bias)用于接地，第一電容(C_diSturb)的第一端通過第一開關(K1)、第二開關(K2)分別連接到正輸出端(Vout+)、第八偏置電壓的輸入端(V_disturb),第一電容(C_disturb)的第二端通過第三開關(K3、)第四開關(K4)分別連接到負輸出端(Vout-)和GND。
6.根據(jù)權利要求5所述的CMOS運算放大器，其特征在于，在用調(diào)節(jié)電路對第四偏置電壓進行調(diào)節(jié)時，所述運算放大器電路的正、負輸入端連接到共模電壓上，在充電階段時，第二開關(K2)、第四開關(K4)和第七開關(K7)導通，第一開關(K1)、第三開關(K3)、第五開關(K5)和第六開關(K6)斷開；在產(chǎn)生偏置電壓階段時，斷開第二開關(K2)、第四開關(K4)和第七開關(K7)，導通第一開關(K1)、第三開關(K3)、第五開關(K5)和第六開關(K6);在工作狀態(tài)時，斷開開關K1-K7。
7.根據(jù)權利要求6所述的CMOS運算放大器，其特征在于，當?shù)谒钠秒妷号c最優(yōu)值(Vtg)的差超出所允許的范圍時，再次控制開關K1-K7，來調(diào)節(jié)第四偏置電壓，使得與最優(yōu)值(Vtg)的電壓差位于所允許的范圍內(nèi)。
8.根據(jù)權利要求6所述的CMOS運算放大器，其特征在于，獲取最優(yōu)值電壓(Vtg)，從外部提供第四 偏置電壓，使得第四偏置電壓的電位與最優(yōu)值(Vtg)的差位于所允許的范圍內(nèi)。
【文檔編號】H03F3/45GK103973243SQ201310028034
【公開日】2014年8月6日 申請日期:2013年1月24日 優(yōu)先權日:2013年1月24日
【發(fā)明者】莊浩宇, 楊銀堂, 朱樟明, 丁瑞雪 申請人:西安電子科技大學