延遲時(shí)間差檢測(cè)及調(diào)整裝置與方法
【專利摘要】本發(fā)明公開了一種延遲時(shí)間差檢測(cè)及調(diào)整裝置及方法，該裝置包含：第一延遲電路，包含串接的第一延遲單元，用來接收第一時(shí)脈并加以傳輸；第二延遲電路，包含串接的第二延遲單元，用來接收第二時(shí)脈并加以傳輸；儲(chǔ)存電路，包含儲(chǔ)存單元，耦接第一與第二延遲電路，儲(chǔ)存單元包含數(shù)據(jù)輸入端以及工作時(shí)脈接收端，數(shù)據(jù)輸入端耦接第一延遲電路以接收第一時(shí)脈，工作時(shí)脈接收端耦接第二延遲電路以接收第二時(shí)脈，儲(chǔ)存電路依據(jù)第二時(shí)脈記錄第一時(shí)脈的電平；延遲控制電路，耦接第二延遲電路；分析電路，耦接儲(chǔ)存電路的至少一輸出端，用來依據(jù)第一時(shí)脈的周期以及電平產(chǎn)生一分析結(jié)果，分析結(jié)果指示第一延遲單元與第二延遲單元的單位延遲時(shí)間差。
【專利說明】延遲時(shí)間差檢測(cè)及調(diào)整裝置與方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于檢測(cè)及調(diào)整裝置與方法，尤其是關(guān)于延遲時(shí)間差檢測(cè)及調(diào)整裝置與方法。

【背景技術(shù)】
[0002]于一同步電路中，不同的元件需要依據(jù)一共同的參考時(shí)脈來同步運(yùn)作。該參考時(shí)脈通常由一頻率合成器依據(jù)一來源時(shí)脈而產(chǎn)生。然而，由于該頻率合成器與該些元件間的傳輸路徑不盡相同，因此該些元件所接收到的參考時(shí)脈間可能存在著時(shí)間差(相位差)，此情形稱為時(shí)脈偏移(clock skew)，嚴(yán)重者會(huì)造成電路的誤運(yùn)作。
[0003]隨著工藝演進(jìn)以及伴隨的工藝飄移(process variat1n),前述時(shí)脈偏移的問題愈形嚴(yán)峻。解決方式是在電路的設(shè)計(jì)階段即增加該同步電路對(duì)于時(shí)脈偏移的容忍力(例如增加時(shí)序的保護(hù)頻帶(Guard Band)及/或增設(shè)時(shí)脈降級(jí)參數(shù)(clock de-ratingfactor))，或者為該同步電路增設(shè)校正功能以修正該時(shí)脈偏移。然而，上述設(shè)計(jì)考量若過于寬松，將無法有效解決時(shí)脈偏移；若過于嚴(yán)格，則會(huì)造成設(shè)計(jì)資源的浪費(fèi)，因此，準(zhǔn)確地檢測(cè)時(shí)脈偏移量以供參考成為資源善用的關(guān)鍵。但目前的時(shí)脈偏移量檢測(cè)技術(shù)受限于元件的精度(例如延遲元件的最小延遲量)而僅能粗略地檢測(cè)時(shí)脈偏移程度，有鑒于此，本領(lǐng)域需要一種能夠提高時(shí)脈檢測(cè)精準(zhǔn)度的技術(shù)，藉以準(zhǔn)確地檢測(cè)時(shí)脈偏移量以供校正或其它利用。
[0004]更多關(guān)于本領(lǐng)域的現(xiàn)有技術(shù)可參考下列文獻(xiàn):專利號(hào)6671652的的美國專利；以及專利號(hào)7400555的美國專利。


【發(fā)明內(nèi)容】

[0005]有感于現(xiàn)有技術(shù)的不足，本發(fā)明的一目的在于提供一種延遲時(shí)間差檢測(cè)及調(diào)整裝置與一種延遲時(shí)間差檢測(cè)及調(diào)整方法，以檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差。
[0006]本發(fā)明的另一目的在于提供上述延遲時(shí)間差檢測(cè)及調(diào)整裝置與方法，以提高時(shí)脈檢測(cè)的精準(zhǔn)度。
[0007]本發(fā)明揭示了一種延遲時(shí)間差檢測(cè)裝置，包含:一第一延遲電路，包含多個(gè)串接的第一延遲單元，用來接收一第一時(shí)脈并加以傳輸；一第二延遲電路，包含多個(gè)串接的第二延遲單元，用來接收一第二時(shí)脈并加以傳輸，其中該第二延遲電路的延遲時(shí)間是可調(diào)整的；一儲(chǔ)存電路，包含多個(gè)儲(chǔ)存單元，耦接該第一與第二延遲電路，其中每該儲(chǔ)存單元包含一數(shù)據(jù)輸入端以及一工作時(shí)脈接收端，該數(shù)據(jù)輸入端耦接該第一延遲電路以接收該第一時(shí)脈，該工作時(shí)脈接收端耦接該第二延遲電路以接收該第二時(shí)脈，該儲(chǔ)存電路依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；以及一分析電路，耦接該儲(chǔ)存電路的至少一輸出端，用來依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果。
[0008]本發(fā)明揭示了另一種延遲時(shí)間差檢測(cè)及調(diào)整裝置，能夠檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差。依據(jù)本發(fā)明的一實(shí)施例，該檢測(cè)裝置包含:一第一延遲電路，包含多個(gè)串接的第一延遲單元，用來接收一第一時(shí)脈并加以傳輸；一第二延遲電路，包含多個(gè)串接的第二延遲單元，用來接收一第二時(shí)脈并加以傳輸，其中該第二延遲電路的延遲時(shí)間是可調(diào)整的；一儲(chǔ)存電路，包含多個(gè)儲(chǔ)存單元，耦接該第一與第二延遲電路，其中每該儲(chǔ)存單元包含一數(shù)據(jù)輸入端以及一工作時(shí)脈接收端，該數(shù)據(jù)輸入端耦接該第一延遲電路以接收該第一時(shí)脈，該工作時(shí)脈接收端耦接該第二延遲電路以接收該第二時(shí)脈，該儲(chǔ)存電路依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；一延遲控制電路，耦接該第二延遲電路，用來調(diào)整該第二延遲電路的延遲時(shí)間；以及一分析電路，耦接該儲(chǔ)存電路的至少一輸出端，用來依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果，該分析結(jié)果指示或用來推導(dǎo)該第一延遲單元與該第二延遲單元的一單位延遲時(shí)間差。
[0009]本發(fā)明解釋了一種延遲時(shí)間差檢測(cè)方法，通過一延遲時(shí)間差檢測(cè)及調(diào)整裝置來執(zhí)行，包含:利用多個(gè)串接的第一延遲單元來接收一第一時(shí)脈并加以傳輸；利用多個(gè)串接的第二延遲單元來接收一第二時(shí)脈并加以傳輸；利用多個(gè)儲(chǔ)存單元依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；以及依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果。
[0010]本發(fā)明亦揭示了另一種延遲時(shí)間差檢測(cè)及調(diào)整方法，能夠檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差，通過本發(fā)明的延遲時(shí)間差檢測(cè)裝置或其等效裝置來執(zhí)行。依據(jù)本發(fā)明的的一實(shí)施例，該檢測(cè)方法包含:利用多個(gè)串接的第一延遲單元來接收一第一時(shí)脈并加以傳輸；利用多個(gè)串接的第二延遲單元來接收一第二時(shí)脈并加以傳輸；利用多個(gè)儲(chǔ)存單元依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果，該分析結(jié)果指示或用來推導(dǎo)該第一延遲單元與該第二延遲單元的一單位延遲時(shí)間差；調(diào)整該多個(gè)第二延遲單元所貢獻(xiàn)的延遲時(shí)間；以及重新產(chǎn)生該分析結(jié)果。
[0011]有關(guān)本發(fā)明的特征、實(shí)作與功效，茲配合圖式作較佳實(shí)施例詳細(xì)說明如下。

【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置的一實(shí)施例的示意圖；以及圖2為本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整方法的一實(shí)施例的流程圖。
[0013]其中，附圖標(biāo)記說明如下:
[0014]100延遲時(shí)間差檢測(cè)及調(diào)整裝置
[0015]110第一延遲電路
[0016]112第一延遲單元
[0017]120第二延遲電路
[0018]122第二延遲單元
[0019]130儲(chǔ)存電路
[0020]132儲(chǔ)存單元
[0021]140延遲控制電路
[0022]150分析電路
[0023]S210利用多個(gè)串接的第一延遲單元來接收一第一時(shí)脈并加以傳輸
[0024]S220利用多個(gè)串接的第二延遲單元來接收一第二時(shí)脈并加以傳輸
[0025]S230利用多個(gè)儲(chǔ)存單元依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平
[0026]S240依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果
[0027]S250調(diào)整該多個(gè)第二延遲單元所貢獻(xiàn)的延遲時(shí)間
[0028]S260重新產(chǎn)生該分析結(jié)果

【具體實(shí)施方式】
[0029]以下說明內(nèi)容的技術(shù)用語參照本【技術(shù)領(lǐng)域】的習(xí)慣用語，如本說明書對(duì)部分用語有加以說明或定義，該部分用語的解釋是以本說明書的說明或定義為準(zhǔn)。
[0030]本發(fā)明的揭示內(nèi)容包含延遲時(shí)間差檢測(cè)及調(diào)整裝置與方法，用來檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差以供后續(xù)利用。該裝置及方法可應(yīng)用于一集成電路或一系統(tǒng)裝置，在實(shí)施為可能的前提下，本【技術(shù)領(lǐng)域】技術(shù)人員能夠依本說明書的揭示內(nèi)容來選擇等效的元件或步驟來實(shí)現(xiàn)本發(fā)明，亦即本發(fā)明的實(shí)施并不限于后敘的實(shí)施例。由于本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置所包含的部分元件單獨(dú)而言可能為已知元件，因此在不影響該裝置發(fā)明的充分揭示及可實(shí)施性的前提下，以下說明對(duì)于已知元件的細(xì)節(jié)將予以節(jié)略。此外，本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整方法可通過本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置或其等效裝置來執(zhí)行，在不影響該方法發(fā)明的充分揭示及可實(shí)施性的前提下，以下方法發(fā)明的說明將著重于步驟內(nèi)容而非硬件。
[0031]請(qǐng)參閱圖1，其是本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置的一實(shí)施例的示意圖，該實(shí)施例可檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差，并可調(diào)整該延遲時(shí)間差以增加量測(cè)精度。如圖1所示，本實(shí)施例的延遲時(shí)間差檢測(cè)及調(diào)整裝置100包含:一第一延遲電路110，包含多個(gè)串接的第一延遲單兀112,用來接收一第一時(shí)脈并加以傳輸；一第二延遲電路120,包含多個(gè)串接的第二延遲單元122，用來接收一第二時(shí)脈并加以傳輸，其中該第二延遲電路120的延遲時(shí)間是可調(diào)整的；一儲(chǔ)存電路130，包含多個(gè)儲(chǔ)存單元132，耦接該第一與第二延遲電路110、120，其中每該儲(chǔ)存單元132包含一數(shù)據(jù)輸入端以及一工作時(shí)脈接收端，該數(shù)據(jù)輸入端耦接該第一延遲電路110以接收該第一時(shí)脈，該工作時(shí)脈接收端耦接該第二延遲電路120以接收該第二時(shí)脈，該儲(chǔ)存電路130依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；一延遲控制電路140，耦接該第二延遲電路120，用來調(diào)整該第二延遲電路120的延遲時(shí)間；以及一分析電路150，耦接該儲(chǔ)存電路130的至少一輸出端(未顯示)，用來依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果，該分析結(jié)果指示或可用來推導(dǎo)該第一延遲單元112與該第二延遲單元122的一單位延遲時(shí)間差。
[0032]請(qǐng)繼續(xù)參閱圖1，本實(shí)施例中，每該第一延遲單元112都具有一固定的延遲時(shí)間(例如20ns)，然而于本發(fā)明的另一實(shí)施例中，該些第一延遲單元112可以是可調(diào)式延遲單元。另外，本實(shí)施例中，每個(gè)第二延遲單元122都是可調(diào)式延遲單元，藉此使該第二延遲電路120的延遲時(shí)間可調(diào)整，然而本【技術(shù)領(lǐng)域】技術(shù)人員亦可采其它方式來實(shí)施該第二延遲電路120，舉例而言，該第二延遲電路120可由復(fù)數(shù)組延遲子電路所構(gòu)成，每該延遲子電路對(duì)應(yīng)不同延遲時(shí)間，可經(jīng)由一開關(guān)電路接收該第二時(shí)脈并加以傳輸，并可經(jīng)由該開關(guān)電路提供該第二時(shí)脈予該儲(chǔ)存電路130，換句話說，通過控制該開關(guān)電路，本發(fā)明即可選擇適當(dāng)?shù)难舆t子電路來傳輸該第二時(shí)脈，并通過不同選擇來調(diào)整該第二延遲電路120的延遲時(shí)間。請(qǐng)注意，前述固定式延遲單元、可調(diào)式延遲單元及開關(guān)電路均可利用已知技術(shù)來實(shí)現(xiàn)，在不影響本發(fā)明的充分揭示及可實(shí)現(xiàn)性的前提下，更多關(guān)于已知技術(shù)的說明在此予以節(jié)略。
[0033]請(qǐng)?jiān)俅螀㈤唸D1，本實(shí)施例中，該儲(chǔ)存電路130是一觸發(fā)器電路，亦即該些儲(chǔ)存單元132為觸發(fā)器,舉例來說,該儲(chǔ)存電路130是一觸發(fā)器掃描鏈(flip-flop scan chain),包含多個(gè)掃描觸發(fā)器(對(duì)應(yīng)儲(chǔ)存單元132)，能夠依據(jù)該第二時(shí)脈以及一選擇信號(hào)記錄該第一時(shí)脈的多個(gè)電平，并能夠依據(jù)該選擇信號(hào)將該多個(gè)電平循序輸出至該分析電路150 ;另舉例而言，該儲(chǔ)存電路130是由多個(gè)串接的D型觸發(fā)器(對(duì)應(yīng)儲(chǔ)存單元132)所構(gòu)成，每該觸發(fā)器具有一數(shù)據(jù)輸出端，耦接至該分析電路150，該些觸發(fā)器能夠依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平，并直接將該些電平平行輸出至該分析電路150以供分析。由于所述觸發(fā)器掃描鏈與D型觸發(fā)器等屬于本領(lǐng)域的已知技術(shù)，該些技術(shù)無涉本發(fā)明的技術(shù)特征的部分將不予贅述。
[0034]另外，本實(shí)施例中，延遲控制電路140漸進(jìn)地調(diào)整該第二延遲電路120的延遲時(shí)間，以確保該多個(gè)電平能夠反映該第一時(shí)脈的至少二正緣或至少二負(fù)緣(亦即該第一時(shí)脈的周期)，藉此讓該分析電路150能夠依據(jù)該第一時(shí)脈的的周期以及該多個(gè)電平計(jì)算該單位延遲時(shí)間差，舉例而言，該延遲控制電路140將該第二延遲電路120的延遲時(shí)間由一初始延遲時(shí)間(例如每個(gè)第二延遲單元122的延遲時(shí)間為1ns)調(diào)整至一當(dāng)前延遲時(shí)間(例如每個(gè)第二延遲單元122的延遲時(shí)間為15ns)，該當(dāng)前延遲時(shí)間大于該初始延遲時(shí)間但小于該第一延遲單元112的延遲時(shí)間(例如20ns)，因此該儲(chǔ)存電路130的電平記錄會(huì)從對(duì)應(yīng)該初始延遲時(shí)間的第一序列值(例如00110011001100110011)變成對(duì)應(yīng)該當(dāng)前延遲時(shí)間的第二序列值(例如00001111000011110000),然而無論那個(gè)序列值均反映該第一時(shí)脈的至少二正緣(即序列中由O變I的邊緣)或至少二負(fù)緣(即序列中由I變O的邊緣)，藉此該分析電路150能夠依據(jù)已知的第一時(shí)脈的周期以及該至少二正緣或該至少二負(fù)緣之間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差。請(qǐng)注意，若該第一時(shí)脈的占空比(duty cycle)為已知(例如該占空比為50%)，只要該多個(gè)電平能夠反映該第一時(shí)脈的相鄰二邊緣，該分析電路150即能依據(jù)該第一時(shí)脈的周期、該占空比以及該二邊緣之間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差，此時(shí)該延遲控制電路140具有更大的延遲時(shí)間調(diào)整空間；另請(qǐng)注意，若該第一時(shí)脈的占空比未知，且一當(dāng)前序列(例如00001111111111110000)僅反映二邊緣時(shí)，該分析電路150亦可通過分析一現(xiàn)有序列(例如00111111000011111100)來得知該第一時(shí)脈的占空比(例如60%)，再據(jù)以找出該當(dāng)前序列所代表的單位延遲時(shí)間差(例如ΛΤ=(ΤΧ60%)/(12)，其中AT為該單位延遲時(shí)間差；T為該第一時(shí)脈的周期；12為該當(dāng)前序列所反映的邏輯高電平的連續(xù)數(shù)目，亦即該二邊緣之間隔所對(duì)應(yīng)的第一延遲單元112的數(shù)目)；再請(qǐng)注意，該分析電路可包含一計(jì)算電路，用來計(jì)算該單位延遲時(shí)間差以及該占空比等，由于本【技術(shù)領(lǐng)域】技術(shù)人員能夠依本說明書的揭示內(nèi)容采用現(xiàn)有技術(shù)來實(shí)現(xiàn)該計(jì)算電路，因此在不影響本發(fā)明的充分揭示與可實(shí)施性的前提下，冗余的說明在此予以省略。
[0035]承上所述，本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置100能夠調(diào)整該第二延遲電路120的延遲時(shí)間以減少該單位延遲時(shí)間差，并據(jù)以增加量測(cè)精度，換句話說，等效上該單位延遲時(shí)間差可視為每個(gè)第一延遲單元112的等效延遲時(shí)間(此時(shí)該第二延遲電路120的延遲時(shí)間視為O),且該等效延遲時(shí)間(例如2ns)不受延遲元件的最小延遲量(例如1ns)的限制。而在縮小該單位延遲時(shí)間差之后，本【技術(shù)領(lǐng)域】人士即可利用本發(fā)明的裝置100以及現(xiàn)有的時(shí)脈邊緣檢測(cè)技術(shù)來量測(cè)該第一與第二時(shí)脈的相位差會(huì)等于多少個(gè)該單位延遲時(shí)間差，進(jìn)而求出該相位差的值。
[0036]請(qǐng)參閱圖2，除前述的延遲時(shí)間差檢測(cè)及調(diào)整裝置外，本發(fā)明另揭示一種延遲時(shí)間差檢測(cè)及調(diào)整方法，能夠檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差，經(jīng)由本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置或其等效裝置來執(zhí)行。如圖2所示，該方法的一實(shí)施例包含下列步驟:
[0037]步驟S210:利用多個(gè)串接的第一延遲單元來接收一第一時(shí)脈并加以傳輸。本步驟可通過圖1的第一延遲電路I1來實(shí)現(xiàn)；
[0038]步驟S220:利用多個(gè)串接的第二延遲單元來接收一第二時(shí)脈并加以傳輸。本步驟可通過圖1的第二延遲電路120來實(shí)現(xiàn)；
[0039]步驟S230:利用多個(gè)儲(chǔ)存單元依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平。本步驟可通過圖1的儲(chǔ)存電路130來實(shí)現(xiàn)；
[0040]步驟S240:依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果，該分析結(jié)果指示或能夠用來推導(dǎo)該第一延遲單元與該第二延遲單元的一單位延遲時(shí)間差。本步驟可通過圖1的分析電路150來實(shí)現(xiàn)；
[0041]步驟S250:調(diào)整該多個(gè)第二延遲單元所貢獻(xiàn)的延遲時(shí)間。本步驟可通過圖1的延遲控制電路140來實(shí)現(xiàn)；以及
[0042]步驟S260:重新產(chǎn)生該分析結(jié)果。本步驟可通過圖1的分析電路150來實(shí)現(xiàn)。
[0043]本實(shí)施例中，步驟S250將該些第二延遲單元的延遲時(shí)間由一初始延遲時(shí)間(例如1ns)調(diào)整至一當(dāng)前延遲時(shí)間(例如18ns)，該當(dāng)前延遲時(shí)間大于該初始延遲時(shí)間但小于該第一延遲單元的延遲時(shí)間(例如20ns)，且該多個(gè)電平反映該第一時(shí)脈的至少二正緣或至少二負(fù)緣，藉此步驟S250能夠依據(jù)該第一時(shí)脈的周期以及該至少二正緣或該至少二負(fù)緣之間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差。然而于本發(fā)明的另一實(shí)施例中，只要該第一時(shí)脈的占空比已知，該多個(gè)電平只需反映該第一時(shí)脈的至少二相鄰邊緣(例如一正緣與一隨后的負(fù)緣，或一負(fù)緣與一隨后的正緣)，步驟S240即可依據(jù)該第一時(shí)脈的周期、該占空比以及該多個(gè)電平產(chǎn)生該分析結(jié)果，此時(shí)步驟S250具有更大的延遲時(shí)間調(diào)整空間。又于本發(fā)明的再一實(shí)施例中，即便該第一時(shí)脈的占空比未知，步驟S240亦可依據(jù)對(duì)應(yīng)該初始延遲時(shí)間的多個(gè)電平來計(jì)算該占空比，再依據(jù)對(duì)應(yīng)該當(dāng)前延遲時(shí)間的多個(gè)電平、該第一時(shí)脈的周期以及該占空比來產(chǎn)生該分析結(jié)果。
[0044]由于本【技術(shù)領(lǐng)域】技術(shù)人員可通過圖1的裝置發(fā)明的揭示內(nèi)容來了解圖2的方法發(fā)明的實(shí)施細(xì)節(jié)與變化，因此，為避免贅文，在不影響該方法發(fā)明的揭示要求及可實(shí)施性的前提下，重復(fù)及冗余的說明將予以節(jié)略。請(qǐng)注意，前揭圖示中，元件的形狀、尺寸、比例以及步驟的順序等僅為示意，是供本【技術(shù)領(lǐng)域】技術(shù)人員了解本發(fā)明之用，非用以限制本發(fā)明。另夕卜，本【技術(shù)領(lǐng)域】人士可依本發(fā)明的揭示內(nèi)容及自身的需求選擇性地實(shí)施任一實(shí)施例的部分或全部技術(shù)特征，或者選擇性地實(shí)施多個(gè)實(shí)施例的部分或全部技術(shù)特征的組合，藉此增加本發(fā)明實(shí)施時(shí)的彈性。
[0045]綜上所述，本發(fā)明的延遲時(shí)間差檢測(cè)及調(diào)整裝置與方法能夠檢測(cè)并調(diào)整二延遲電路的一延遲時(shí)間差以供相位差量測(cè)使用或其它利用，并能夠縮小該延遲時(shí)間差以增加量測(cè)精度，藉此使本【技術(shù)領(lǐng)域】人士得以更精確地量測(cè)時(shí)脈偏移量以供校正或其它利用。
[0046]雖然本發(fā)明的實(shí)施例如上所述，然而該些實(shí)施例并非用來限定本發(fā)明，本【技術(shù)領(lǐng)域】技術(shù)人員可依據(jù)本發(fā)明的明示或隱含的內(nèi)容對(duì)本發(fā)明的技術(shù)特征施以變化，凡此種種變化均可能屬于本發(fā)明所尋求的專利保護(hù)范疇，換言之，本發(fā)明的專利權(quán)利要求保護(hù)范圍須視本說明書的權(quán)利要求所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種延遲時(shí)間差檢測(cè)裝置，包含: 一第一延遲電路，包含多個(gè)串接的第一延遲單元，用來接收一第一時(shí)脈并加以傳輸； 一第二延遲電路，包含多個(gè)串接的第二延遲單元，用來接收一第二時(shí)脈并加以傳輸，其中該第二延遲電路的延遲時(shí)間是可調(diào)整的； 一儲(chǔ)存電路，包含多個(gè)儲(chǔ)存單元，耦接該第一與第二延遲電路，其中每該儲(chǔ)存單元包含一數(shù)據(jù)輸入端以及一工作時(shí)脈接收端，該數(shù)據(jù)輸入端耦接該第一延遲電路以接收該第一時(shí)脈，該工作時(shí)脈接收端耦接該第二延遲電路以接收該第二時(shí)脈，該儲(chǔ)存電路依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；以及 一分析電路，耦接該儲(chǔ)存電路的至少一輸出端，用來依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果。
2.如權(quán)利要求1所述的延遲時(shí)間差檢測(cè)裝置，其中，一延遲控制電路，耦接該第二延遲電路，用來調(diào)整該第二延遲電路的延遲時(shí)間。
3.如權(quán)利要求1所述的延遲時(shí)間差檢測(cè)裝置，其中，該分析結(jié)果指示或能夠用來推導(dǎo)該第一延遲單元與該第二延遲單元的一單位延遲時(shí)間差。
4.如權(quán)利要求1所述的延遲時(shí)間差檢測(cè)裝置，其中該多個(gè)儲(chǔ)存單元是觸發(fā)器。
5.如權(quán)利要求2所述的延遲時(shí)間差檢測(cè)裝置，其中該延遲控制電路漸進(jìn)地調(diào)整該第二延遲電路的延遲時(shí)間，且該多個(gè)電平反映該第一時(shí)脈的至少二正緣或至少二負(fù)緣。
6.如權(quán)利要求2所述的延遲時(shí)間差檢測(cè)裝置，其中該延遲控制電路將該第二延遲電路的延遲時(shí)間由一初始延遲時(shí)間調(diào)整至一當(dāng)前延遲時(shí)間，該當(dāng)前延遲時(shí)間大于該初始延遲時(shí)間。
7.如權(quán)利要求3所述的延遲時(shí)間差檢測(cè)裝置，其中該多個(gè)電平反映該第一時(shí)脈的至少二正緣或至少二負(fù)緣，該分析電路依據(jù)該第一時(shí)脈的周期以及該至少二正緣或該至少二負(fù)緣的間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差。
8.如權(quán)利要求3所述的延遲時(shí)間差檢測(cè)裝置，其中該多個(gè)電平反映該第一時(shí)脈的至少二邊緣，該分析電路依據(jù)該第一時(shí)脈的周期、該第一時(shí)脈的占空比以及該至少二邊緣的間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差。
9.一種延遲時(shí)間差檢測(cè)方法，通過一延遲時(shí)間差檢測(cè)及調(diào)整裝置來執(zhí)行，包含: 利用多個(gè)串接的第一延遲單元來接收一第一時(shí)脈并加以傳輸； 利用多個(gè)串接的第二延遲單元來接收一第二時(shí)脈并加以傳輸； 利用多個(gè)儲(chǔ)存單元依據(jù)該第二時(shí)脈記錄該第一時(shí)脈的多個(gè)電平；以及 依據(jù)該第一時(shí)脈的周期以及該多個(gè)電平產(chǎn)生一分析結(jié)果。
10.如權(quán)利要求9所述的延遲時(shí)間差檢測(cè)方法，其中， 產(chǎn)生該分析結(jié)果后，分析結(jié)果指示或能夠用來推導(dǎo)該第一延遲單元與該第二延遲單元的一單位延遲時(shí)間差； 調(diào)整該多個(gè)第二延遲單元所貢獻(xiàn)的延遲時(shí)間；以及 重新產(chǎn)生該分析結(jié)果。
11.如權(quán)利要求10所述的延遲時(shí)間差檢測(cè)方法，其中調(diào)整該多個(gè)第二延遲單元所貢獻(xiàn)的延遲時(shí)間的步驟是將該多個(gè)第二延遲單元所貢獻(xiàn)的延遲時(shí)間由一初始延遲時(shí)間調(diào)整至一當(dāng)前延遲時(shí)間，該當(dāng)前延遲時(shí)間大于該初始延遲時(shí)間。
12.如權(quán)利要求10所述的延遲時(shí)間差檢測(cè)方法，其中該多個(gè)電平反映該第一時(shí)脈的至少二正緣或至少二負(fù)緣，且產(chǎn)生該分析結(jié)果的步驟包含:依據(jù)該第一時(shí)脈的周期以及該至少二正緣或該至少二負(fù)緣的間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差。
13.如權(quán)利要求10所述的延遲時(shí)間差檢測(cè)方法，其中該多個(gè)電平反映該第一時(shí)脈的至少二邊緣，且產(chǎn)生該分析結(jié)果的步驟包含:依據(jù)該第一時(shí)脈的周期、該第一時(shí)脈的占空比以及該至少二邊緣的間隔所對(duì)應(yīng)的該第一延遲單元的數(shù)目來計(jì)算該單位延遲時(shí)間差。
【文檔編號(hào)】H03K17/28GK104378088SQ201310355903
【公開日】2015年2月25日 申請(qǐng)日期:2013年8月15日 優(yōu)先權(quán)日:2013年8月15日
【發(fā)明者】羅宇誠, 陳瑩晏, 曾昭文, 李日農(nóng) 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司