本公開實(shí)施例涉及但不限于半導(dǎo)體的器件設(shè)計(jì)及其制造，尤指一種半導(dǎo)體器件及其制造方法、電子設(shè)備。

背景技術(shù)：

1、隨著集成電路技術(shù)的發(fā)展，器件的關(guān)鍵尺寸日益縮小，單個(gè)芯片所包含的器件種類及數(shù)量隨之增加，使得工藝生產(chǎn)中的任何微小差異都可能對器件性能造成影響。

2、為了盡可能降低產(chǎn)品的成本，人們希望在有限的襯底上做出盡可能多的器件單元。自從摩爾定律問世以來，業(yè)界提出了各種半導(dǎo)體結(jié)構(gòu)設(shè)計(jì)和工藝優(yōu)化，以滿足人們對當(dāng)前產(chǎn)品的需求。

技術(shù)實(shí)現(xiàn)思路

1、以下是對本文詳細(xì)描述的主題的概述。本概述并非是為了限制權(quán)利要求的保護(hù)范圍。

2、本公開實(shí)施例提供一種半導(dǎo)體器件，包括：

3、多個(gè)晶體管，分布于不同層沿著垂直于襯底方向堆疊；

4、貫穿所述不同層的第一通孔和第二通孔，所述第二通孔和所述第一通孔相連通，設(shè)置在所述第一通孔內(nèi)沿著垂直襯底方向延伸且貫穿不同層的半導(dǎo)體層和背柵電極，其中，所述半導(dǎo)體層環(huán)繞所述背柵電極的側(cè)壁，所述半導(dǎo)體層包括多個(gè)間隔設(shè)置的第一半導(dǎo)體子層和位于相鄰的第一半導(dǎo)體子層之間的第二半導(dǎo)體子層，所述第一半導(dǎo)體子層與所述第二半導(dǎo)體子層連接形成一體式結(jié)構(gòu)；

5、字線，設(shè)置在所述第二通孔內(nèi)且貫穿所述不同層沿著垂直襯底方向延伸，其中，所述字線與所述第一半導(dǎo)體子層沿平行于所述襯底方向的距離小于所述字線與所述第二半導(dǎo)體子層沿平行于襯底方向的距離；

6、所述晶體管包括所述第一半導(dǎo)體子層和第一柵電極，所述晶體管的所述第一柵電極為所述字線的一部分。

7、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

8、沿著垂直襯底的方向從上至下依次交替分布的絕緣層和導(dǎo)電層；所述第一通孔和第二通孔貫穿所述絕緣層和導(dǎo)電層；

9、所述第一通孔中從外到內(nèi)依次分布有所述半導(dǎo)體層、環(huán)繞所述背柵電極側(cè)壁的第二柵極絕緣層、所述背柵電極；

10、所述第二通孔中從外到內(nèi)依次分布有環(huán)繞所述字線側(cè)壁的第一柵極絕緣層、所述字線。

11、在一些實(shí)施例中，所述第一通孔位于所述絕緣層的第一子孔的孔徑小于所述第一通孔位于所述導(dǎo)電層的第二子孔的孔徑。

12、在一些實(shí)施例中，所述第二通孔位于所述絕緣層的第三子孔的孔徑小于第二通孔位于所述導(dǎo)電層的第四子孔的孔徑。

13、在一些實(shí)施例中，所述第一半導(dǎo)體子層的側(cè)壁與所述第一柵極絕緣層的側(cè)壁連接，所述第二半導(dǎo)體子層的側(cè)壁與所述第一柵極絕緣層的側(cè)壁之間設(shè)置有絕緣層。

14、在一些實(shí)施例中，所述晶體管還包括第一電極、第二電極；所述第一電極、所述第二電極分布在所述第一半導(dǎo)體子層的外側(cè)壁，且沿平行于所述襯底的第一方向間隔分布，所述字線分布在所述第一半導(dǎo)體子層外側(cè)壁上所述第一電極、所述第二電極之間的區(qū)域。

15、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：沿垂直于所述襯底方向分布的存儲單元陣列，每層存儲單元陣列包括分別沿所述第一方向和第二方向分布的多行多列存儲單元，所述存儲單元包括所述晶體管，所述多個(gè)晶體管為不同層相同位置的多個(gè)晶體管，沿所述第二方向分布的同一列的所述晶體管的所述第二電極連接形成沿所述第二方向延伸的位線。

16、在一些實(shí)施例中，沿第一方向相鄰的晶體管連接到不同的位線。

17、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

18、沿著垂直襯底的方向從上至下依次交替分布的絕緣層和導(dǎo)電層，所述第一電極和所述第二電極位于所述導(dǎo)電層，相鄰的所述絕緣層之間設(shè)置有開口背離所述字線、所述背柵電極和所述第二電極的凹槽，所述凹槽的底壁暴露所述第一柵極絕緣層和所述第一半導(dǎo)體子層，所述第一電極沿所述凹槽的底壁和側(cè)壁延伸。

19、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：電容器，所述電容器包括第一電容電極和第二電容電極，所述第一電容電極和所述第一電極共用同一電極，所述第二電容電極與所述第一電極通過介電層絕緣且填充所述第一電極所在的凹槽。

20、在一些實(shí)施例中，所述第一通孔、第二通孔的排列方向垂直于所述第一電極、所述第二電極的排列方向。

21、在一些實(shí)施例中，所述背柵電極被配置為，在所述晶體管的開啟階段，施加第一關(guān)斷電壓，使得相鄰晶體管之間的寄生晶體管關(guān)閉；在所述晶體管的關(guān)閉階段，施加第二關(guān)斷電壓，與所述字線一起關(guān)閉所述晶體管。

22、本公開實(shí)施例提供一種半導(dǎo)體器件的制造方法，包括：

23、提供襯底，在所述襯底上依次交替沉積第一絕緣薄膜和犧牲層薄膜，形成包括交替設(shè)置的絕緣層和犧牲層的堆疊結(jié)構(gòu)；

24、對所述堆疊結(jié)構(gòu)進(jìn)行構(gòu)圖，形成貫穿各層的第一溝槽，所述第一溝槽沿第一方向延伸；所述第一溝槽之間包括晶體管區(qū)；

25、在相鄰第一溝槽之間的晶體管區(qū)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第二通孔，在每個(gè)第二通孔內(nèi)橫向刻蝕犧牲層，使得第二通孔在犧牲層的孔徑大于在絕緣層的孔徑；在所述第二通孔的側(cè)壁依次形成第一柵絕緣層和字線；

26、在相鄰第一溝槽之間的晶體管區(qū)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第一通孔，在每個(gè)所述第一通孔內(nèi)橫向刻蝕犧牲層，使得第一通孔在犧牲層的孔徑大于在絕緣層的孔徑，且使得所述第二通孔內(nèi)任意犧牲層之間的各第一柵絕緣層露出；

27、在所述第一通孔內(nèi)依次形成連接各所述第一柵絕緣層的半導(dǎo)體層、第二柵絕緣層、對應(yīng)不同層晶體管的背柵電極，所述半導(dǎo)體層包含多個(gè)間隔設(shè)置的第一半導(dǎo)體子層和位于相鄰的第一半導(dǎo)體子層之間的第二半導(dǎo)體子層，所述第一半導(dǎo)體子層與所述第二半導(dǎo)體子層連接形成一體式結(jié)構(gòu)，所述字線與所述第一半導(dǎo)體子層沿平行于所述襯底方向的距離小于所述字線與所述第二半導(dǎo)體子層沿平行于襯底方向的距離。

28、在一些實(shí)施例中，所述相鄰第一溝槽之間還包括電容區(qū)，在形成所述第二通孔前，還包括：

29、在所述電容區(qū)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第三通孔，在每個(gè)所述第三通孔內(nèi)橫向刻蝕犧牲層至晶體管區(qū)，在所述第三通孔形成晶體管的第一電極和電容的第一電容電極、介電層和第二電容電極，所述第一電極和第一電容電極共用同一電極且分布在所述第三通孔位于所述犧牲層的側(cè)壁，所述介電層分布在所述第三通孔的側(cè)壁，所述第二電容電極填充所述第三通孔，所述第三通孔與所述第一通孔、第二通孔連通。

30、在一些實(shí)施例中，還包括：

31、在沿第一方向相鄰的晶體管區(qū)之間形成貫穿各層的第二溝槽，所述第二溝槽沿第二方向延伸；在所述第二溝槽內(nèi)橫向刻蝕所述犧牲層至相鄰的兩個(gè)晶體管區(qū)，形成兩個(gè)橫向凹槽，在所述兩個(gè)橫向凹槽內(nèi)形成分別填充所述兩個(gè)橫向凹槽的兩條位線，所述橫向凹槽與所述第一通孔、第二通孔連通。

32、本公開實(shí)施例提供一種電子設(shè)備，包括上述任一實(shí)施例所述的半導(dǎo)體器件，或者，根據(jù)上述任一實(shí)施例所述的半導(dǎo)體器件制造方法制造的半導(dǎo)體器件。

33、本公開實(shí)施例包括一種半導(dǎo)體器件及其制造方法、電子設(shè)備，所述半導(dǎo)體器件包括多個(gè)晶體管，分布于不同層沿著垂直于襯底方向堆疊；貫穿所述不同層的第一通孔和第二通孔，設(shè)置在所述第一通孔內(nèi)沿著垂直襯底方向延伸且貫穿不同層的半導(dǎo)體層和背柵電極，其中，所述半導(dǎo)體層環(huán)繞所述背柵電極的側(cè)壁，所述半導(dǎo)體層包括多個(gè)間隔設(shè)置的第一半導(dǎo)體子層和位于相鄰的第一半導(dǎo)體子層之間的第二半導(dǎo)體子層，所述第一半導(dǎo)體子層與所述第二半導(dǎo)體子層連接形成一體式結(jié)構(gòu)；字線，設(shè)置在所述第二通孔內(nèi)且貫穿所述不同層沿著垂直襯底方向延伸，其中，所述字線與所述第一半導(dǎo)體子層沿平行于所述襯底方向的距離小于所述字線與所述第二半導(dǎo)體子層沿平行于襯底方向的距離；所述晶體管包括第一半導(dǎo)體子層和第一柵電極，沿垂直于襯底方向堆疊的不同層相同位置的晶體管的所述第一柵電極為所述字線的一部分。本公開實(shí)施例提供的方案，通過設(shè)置背柵電極，以及，控制字線與第二半導(dǎo)體子層和第一半導(dǎo)體子層之間的距離，使得字線對第二半導(dǎo)體子層的控制弱于對第一半導(dǎo)體子層，可以實(shí)現(xiàn)在導(dǎo)通晶體管的同時(shí)關(guān)斷寄生晶體管，避免寄生晶體管導(dǎo)致漏電，且無需刻蝕去除寄生半導(dǎo)體層，避免影響晶體管的溝道區(qū)域，簡化工藝，提高器件性能。

34、本公開的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本公開而了解。本公開的目的和優(yōu)點(diǎn)可通過在說明書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

35、在閱讀并理解了附圖和詳細(xì)描述后，可以明白其他方面。