本公開實(shí)施例涉及但不限于半導(dǎo)體的器件設(shè)計(jì)及其制造，尤指一種半導(dǎo)體器件及其制造方法、電子設(shè)備。

背景技術(shù)：

1、隨著集成電路技術(shù)的發(fā)展，器件的關(guān)鍵尺寸日益縮小，單個芯片所包含的器件種類及數(shù)量隨之增加，使得工藝生產(chǎn)中的任何微小差異都可能對器件性能造成影響。

2、為了盡可能降低產(chǎn)品的成本，人們希望在有限的襯底上做出盡可能多的器件單元。自從摩爾定律問世以來，業(yè)界提出了各種半導(dǎo)體結(jié)構(gòu)設(shè)計(jì)和工藝優(yōu)化，以滿足人們對當(dāng)前產(chǎn)品的需求。

技術(shù)實(shí)現(xiàn)思路

1、以下是對本文詳細(xì)描述的主題的概述。本概述并非是為了限制權(quán)利要求的保護(hù)范圍。

2、本公開實(shí)施例提供了一種半導(dǎo)體器件及其制造方法、電子設(shè)備，避免寄生晶體管造成漏電，提高器件性能。

3、本公開實(shí)施例提供了一種半導(dǎo)體器件，包括多層沿垂直于襯底的方向堆疊的存儲單元，第一字線，其中，

4、每層所述存儲單元包括：第一晶體管、第二晶體管；所述第二晶體管和所述第一晶體管沿平行于所述襯底的第一方向依次分布；

5、所述第一晶體管包括第一半導(dǎo)體子層、第一電極、第二電極；所述第一半導(dǎo)體子層分別與所述第一電極和所述第二電極連接；

6、所述第二晶體管包括第三柵電極，所述第三柵電極連接所述第一電極；

7、相鄰的第一半導(dǎo)體子層之間設(shè)置有第二半導(dǎo)體子層，所述第一半導(dǎo)體子層和第二半導(dǎo)體子層連接形成一體式結(jié)構(gòu)稱為第一半導(dǎo)體層，所述第一半導(dǎo)體層沿垂直于襯底方向延伸；

8、貫穿不同層的第一孔和第二孔，所述第二孔和所述第一孔相連通，所述第一孔內(nèi)設(shè)置有沿著垂直襯底方向延伸且貫穿不同層的所述第一半導(dǎo)體層和控制電極，其中，所述第一半導(dǎo)體層環(huán)繞所述控制電極的側(cè)壁；

9、所述第一字線設(shè)置在所述第二孔內(nèi)且貫穿所述不同層沿著垂直所述襯底方向延伸，所述第一字線與所述第一半導(dǎo)體子層沿平行于所述襯底方向的距離小于所述第一字線與所述第二半導(dǎo)體子層沿平行于所述襯底方向的距離。

10、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

11、沿著垂直所述襯底的方向從上至下依次交替分布的絕緣層和導(dǎo)電層；所述第一孔和第二孔貫穿所述絕緣層和導(dǎo)電層；

12、所述第一孔中從外到內(nèi)依次分布有所述第一半導(dǎo)體層、環(huán)繞所述控制電極側(cè)壁的第二柵極絕緣層、所述控制電極；

13、所述第二孔中從外到內(nèi)依次分布有環(huán)繞所述第一字線側(cè)壁的第一柵極絕緣層、所述第一字線。

14、在一些實(shí)施例中，所述第一孔位于所述絕緣層的第一子孔的孔徑小于所述第一孔位于所述導(dǎo)電層的第二子孔的孔徑。

15、在一些實(shí)施例中，所述第二孔位于所述絕緣層的第三子孔的孔徑小于第二孔位于所述導(dǎo)電層的第四子孔的孔徑。

16、在一些實(shí)施例中，所述第一半導(dǎo)體子層的側(cè)壁與所述第一柵極絕緣層的側(cè)壁連接，所述第二半導(dǎo)體子層的側(cè)壁與所述第一柵極絕緣層的側(cè)壁之間設(shè)置有所述絕緣層。

17、在一些實(shí)施例中，所述第一孔、第二孔的排布方向垂直于所述第一方向。

18、在一些實(shí)施例中，所述第一電極、第二電極分布在所述第一半導(dǎo)體子層的外側(cè)壁，且沿所述第一方向間隔分布，所述第一字線分布在所述第一半導(dǎo)體子層外側(cè)壁上所述第一電極、第二電極之間的區(qū)域。

19、在一些實(shí)施例中，相鄰的絕緣層之間設(shè)置有開口背離所述第一字線、所述控制電極和所述第二電極的第一凹槽，所述第一凹槽的底壁暴露所述第一柵極絕緣層和所述第一半導(dǎo)體子層，所述第一電極分布在所述第一凹槽的底壁和垂直于所述襯底的側(cè)壁上，所述第二半導(dǎo)體層分布在所述第一凹槽的底壁和垂直于所述襯底的側(cè)壁，還分布在構(gòu)成所述第一凹槽側(cè)壁的所述相鄰的絕緣層上。

20、在一些實(shí)施例中，所述半導(dǎo)體器件還包括，設(shè)置在所述第一凹槽背離所述第一半導(dǎo)體層一側(cè)且沿第二方向延伸的第二凹槽，所述第二凹槽與同一列的多個第一凹槽連通，所述第二凹槽的開口背離所述第一電極，沿所述第二方向分布的同一列的第二晶體管的第二半導(dǎo)體層連接形成一體式結(jié)構(gòu)，所述第二半導(dǎo)體層形成的一體式結(jié)構(gòu)還設(shè)置在所述第二凹槽的側(cè)壁和底壁，所述第一方向和第二方向交叉。

21、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：沿垂直于所述襯底方向分布的存儲單元陣列，每層所述存儲單元陣列包括分別沿所述第一方向和第二方向分布的多行多列存儲單元，所述多層沿垂直于襯底的方向堆疊的存儲單元為不同層相同位置的多個存儲單元，沿所述第二方向分布的同一列的所述第一晶體管的所述第二電極連接形成沿所述第二方向延伸的第一位線。

22、在一些實(shí)施例中，沿第一方向相鄰的第一晶體管連接到不同的第一位線。

23、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：分布在設(shè)置有所述第二半導(dǎo)體層的所述第二凹槽的底壁和側(cè)壁的沿第二方向延伸的第二位線。

24、在一些實(shí)施例中，沿第一方向相鄰的第二晶體管連接到不同的第二位線。

25、在一些實(shí)施例中，不同層的第二晶體管的第二半導(dǎo)體層間隔設(shè)置。

26、在一些實(shí)施例中，同一存儲單元的所述第三柵電極和所述第一電極連接形成一體式結(jié)構(gòu)。

27、在一些實(shí)施例中，所述第二晶體管還包括，第三電極，多層相同位置的所述存儲單元的第二晶體管的第三電極連接形成沿垂直于襯底方向延伸的一體式結(jié)構(gòu)，所述第三電極連接形成的一體式結(jié)構(gòu)包括沿垂直于襯底方向延伸的豎直部分和從所述豎直部分沿水平方向延伸的水平部分，且所述水平部分與分布在所述第一凹槽底壁的第二半導(dǎo)體層連接，以及，與分布在鄰近所述第一凹槽的底壁的區(qū)域的第二半導(dǎo)體層連接。

28、在一些實(shí)施例中，所述第二晶體管還包括設(shè)置在所述第三電極背離所述第一晶體管一側(cè)的第四柵電極，多層相同位置的所述存儲單元的第二晶體管的第四柵電極連接形成沿垂直于襯底方向延伸的一體式結(jié)構(gòu)，且所述第四柵電極在所述襯底的正投影位于所述第一凹槽在所述襯底的正投影內(nèi)。

29、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

30、貫穿每個所述絕緣層和每個所述導(dǎo)電層的第三孔；所述第三孔包括貫穿每個所述絕緣層和每個所述導(dǎo)電層的第四孔和第五孔，所述第四孔和所述第五孔的排布方向與所述第一晶體管和第二晶體管的排布方向相同；

31、所述第三孔從外至內(nèi)分布有第三柵極絕緣層和第二半導(dǎo)體層；

32、所述第四孔中分布有連接成一體式結(jié)構(gòu)的多個第三電極；

33、所述第五孔中從外至內(nèi)依次分布有第四柵極絕緣層、所述第四柵電極。

34、在一些實(shí)施例中，所述第三孔位于所述絕緣層的第五子孔的孔徑小于所述第三孔位于所述導(dǎo)電層的第六子孔的孔徑。

35、在一些實(shí)施例中，所述第四孔包括位于所述絕緣層的第七子孔和位于所述導(dǎo)電層的第八子孔，且所述第七子孔在所述襯底的正投影中靠近所述第五孔一側(cè)的邊界與所述第八子孔在所述襯底的正投影中靠近所述第五孔一側(cè)的邊界重疊，所述第七子孔在所述襯底的正投影的其他邊界落入所述第八子孔在所述襯底的正投影內(nèi)。

36、在一些實(shí)施例中，所述第五孔包括位于所述絕緣層的第九子孔和位于所述導(dǎo)電層的第十子孔，且所述第九子孔在所述襯底的正投影中靠近所述第四孔一側(cè)的邊界與所述第十子孔在所述襯底的正投影中靠近所述第四孔一側(cè)的邊界重疊，所述第九子孔在所述襯底的正投影的其他邊界落入所述第十子孔在所述襯底的正投影內(nèi)。

37、本公開實(shí)施例提供一種半導(dǎo)體器件的制造方法，包括：

38、提供襯底，在所述襯底上依次交替沉積第一絕緣薄膜和導(dǎo)電層薄膜，形成包括交替設(shè)置的絕緣層和導(dǎo)電層的堆疊結(jié)構(gòu)；

39、對所述堆疊結(jié)構(gòu)進(jìn)行構(gòu)圖，形成貫穿各層的沿第一方向延伸的第一溝槽，相鄰所述第一溝槽之間包括沿第一方向分布的第一晶體管區(qū)和第二晶體管區(qū)；

40、在所述第一晶體管區(qū)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第二孔，在每個第二孔內(nèi)橫向刻蝕導(dǎo)電層，使得第二孔在導(dǎo)電層的孔徑大于在絕緣層的孔徑；在所述第二孔的側(cè)壁依次形成第一晶體管的第一柵絕緣層和第一字線；

41、在所述第一晶體管區(qū)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第一孔，在每個所述第一孔內(nèi)橫向刻蝕所述導(dǎo)電層，使得所述第一孔在所述導(dǎo)電層的孔徑大于在所述絕緣層的孔徑，且使得所述第二孔內(nèi)任意導(dǎo)電層之間的各第一柵絕緣層露出；

42、在所述第一孔內(nèi)依次形成第一晶體管的連接各所述第一柵絕緣層的第一半導(dǎo)體層、第二柵絕緣層、對應(yīng)不同層的第一晶體管的控制電極，所述第一半導(dǎo)體層包含多個間隔設(shè)置的第一半導(dǎo)體子層和位于相鄰的第一半導(dǎo)體子層之間的第二半導(dǎo)體子層，所述第一半導(dǎo)體子層與所述第二半導(dǎo)體子層連接形成一體式結(jié)構(gòu)，所述第一字線與所述第一半導(dǎo)體子層沿平行于所述襯底方向的距離小于所述第一字線與所述第二半導(dǎo)體子層沿平行于襯底方向的距離；

43、在所述第二晶體管區(qū)形成第二晶體管，所述第一晶體管和第二晶體管通過作為所述第一孔側(cè)壁、第二孔側(cè)壁的導(dǎo)電層連接。

44、在一些實(shí)施例中，還包括：

45、在沿第一方向相鄰的第一晶體管區(qū)之間形成貫穿各層的第三溝槽，所述第三溝槽沿第二方向延伸；在所述第三溝槽內(nèi)橫向刻蝕所述導(dǎo)電層至相鄰的第一晶體管區(qū)，形成第一橫向溝槽，在所述第一橫向溝槽內(nèi)形成填充所述第一橫向溝槽的第一位線，所述第一橫向溝槽與所述第一孔、第二孔連通。

46、在一些實(shí)施例中，在所述第二晶體管區(qū)形成第二晶體管包括：

47、在沿第一方向相鄰的第二晶體管區(qū)之間形成貫穿各層的沿第二方向延伸的第二溝槽；在所述第二溝槽內(nèi)橫向刻蝕所述導(dǎo)電層至相鄰的第二晶體管區(qū)，在每個所述導(dǎo)電層形成第二橫向溝槽；

48、在所述第一晶體管區(qū)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第三孔，在每個第三孔內(nèi)橫向刻蝕所述導(dǎo)電層形成橫向凹槽，使得第三孔在導(dǎo)電層的孔徑大于在絕緣層的孔徑，且所述第三孔與所述第二溝槽連通，且所述橫向凹槽的底壁和垂直于所述襯底方向的側(cè)壁為所述導(dǎo)電層；

49、在所述第三孔和所述第二溝槽形成第二晶體管的第三柵極絕緣層和第二半導(dǎo)體層，且所述第二半導(dǎo)體層僅形成在所述第二橫向溝槽和橫向凹槽的內(nèi)壁上；在形成有所述第二半導(dǎo)體層的所述第二橫向溝槽內(nèi)形成填充所述第二橫向溝槽的第二位線；

50、在所述第三孔內(nèi)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第四孔，在每個第四孔內(nèi)橫向刻蝕所述導(dǎo)電層，使得設(shè)置在所述橫向凹槽底壁和靠近所述凹槽底壁的側(cè)壁上的第二半導(dǎo)體層露出，且使得所述第四孔內(nèi)任意導(dǎo)電層之間的各第三柵極絕緣層露出；在所述第四孔內(nèi)形成多個所述第二晶體管的第三電極。

51、在一些實(shí)施例中，在所述第二晶體管區(qū)形成第二晶體管還包括：

52、在所述第三孔內(nèi)形成在垂直于所述襯底的方向上貫穿所述堆疊結(jié)構(gòu)的第五孔，在每個第五孔內(nèi)橫向刻蝕所述導(dǎo)電層，使得設(shè)置在所述橫向凹槽內(nèi)不與所述第三電極連接的第二半導(dǎo)體層露出，且使得所述第四孔內(nèi)任意導(dǎo)電層之間的各第三柵極絕緣層露出，以及，所述第三電極露出；在所述第五孔內(nèi)形成多個所述第二晶體管的第四柵極絕緣層、第四柵電極。

53、本公開實(shí)施例提供一種電子設(shè)備，包括上述任一實(shí)施例所述的半導(dǎo)體器件，或者，根據(jù)上述任一實(shí)施例所述的半導(dǎo)體器件制造方法制造的半導(dǎo)體器件。

54、本公開實(shí)施例包括一種半導(dǎo)體器件及其制造方法、電子設(shè)備，半導(dǎo)體器件包括多層沿垂直于襯底的方向堆疊的存儲單元，第一字線，每層所述存儲單元包括：第一晶體管、第二晶體管；所述第二晶體管和所述第一晶體管沿平行于所述襯底的第一方向依次分布；所述第一晶體管包括第一半導(dǎo)體子層、第一電極、第二電極；所述第一半導(dǎo)體子層分別與所述第一電極和第二電極連接；所述第二晶體管包括第三柵電極，所述第三柵電極連接所述第一電極；相鄰的第一半導(dǎo)體子層之間設(shè)置有第二半導(dǎo)體子層，所述第一半導(dǎo)體子層和第二半導(dǎo)體子層連接形成一體式結(jié)構(gòu)稱為第一半導(dǎo)體層，所述第一半導(dǎo)體層沿垂直于襯底方向延伸；貫穿不同層的第一孔和第二孔，所述第一孔內(nèi)設(shè)置有沿著垂直襯底方向延伸且貫穿不同層的所述第一半導(dǎo)體層和控制電極，其中，所述第一半導(dǎo)體層環(huán)繞所述控制電極的側(cè)壁；所述第一字線設(shè)置在所述第二孔內(nèi)且貫穿所述不同層沿著垂直襯底方向延伸，所述第一字線與所述第一半導(dǎo)體子層沿平行于所述襯底方向的距離小于所述第一字線與所述第二半導(dǎo)體子層沿平行于襯底方向的距離。本實(shí)施例提供的半導(dǎo)體器件，通過設(shè)置控制電極對第二半導(dǎo)體子層進(jìn)行控制，以及，使得第一字線對第二半導(dǎo)體子層的控制弱于對第一半導(dǎo)體子層，從而可以實(shí)現(xiàn)在導(dǎo)通第一晶體管的同時關(guān)斷寄生晶體管，避免寄生晶體管導(dǎo)致漏電，且無需刻蝕去除寄生半導(dǎo)體層，避免影響第一晶體管的溝道區(qū)域，簡化工藝，提高器件性能。

55、本公開的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本公開而了解。本公開的目的和優(yōu)點(diǎn)可通過在說明書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

56、在閱讀并理解了附圖和詳細(xì)描述后，可以明白其他方面。