本技術(shù)涉及量子計(jì)算機(jī)，特別是涉及一種量子芯片封裝結(jié)構(gòu)及量子計(jì)算機(jī)。

背景技術(shù)：

1、量子芯片的封裝在量子計(jì)算機(jī)中屬于重要的環(huán)節(jié)之一，量子芯片需要封裝在一個(gè)密閉的空腔結(jié)構(gòu)中，空腔結(jié)構(gòu)設(shè)計(jì)有對(duì)外接口，用于連接量子芯片和外部測(cè)控設(shè)備。

2、在現(xiàn)有技術(shù)中將量子芯片固定放置于底板上，再通過(guò)將電路板等與量子芯片連接構(gòu)成封裝體。然而，在進(jìn)行量子芯片拆裝或更換的時(shí)候，需要將量子芯片從基板上分離，存在拆裝效率低的問(wèn)題。

3、因此，如何在封裝結(jié)構(gòu)件中高效地拆裝量子芯片是一個(gè)亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型的目的是提供一種量子芯片封裝結(jié)構(gòu)及量子計(jì)算機(jī)，以解決現(xiàn)有技術(shù)中的不足，它能夠便于高效的拆裝封裝結(jié)構(gòu)中的量子芯片。

2、本申請(qǐng)示例的方案，通過(guò)如下內(nèi)容實(shí)施。

3、第一方面，本申請(qǐng)的示例提出了一種量子芯片封裝結(jié)構(gòu)，包括：

4、放置臺(tái)，具有相對(duì)的第一表面和第二表面，所述第一表面固定有量子芯片；

5、基板，用于承載所述放置臺(tái)，所述基板朝向所述第二表面，所述放置臺(tái)與所述基板可拆卸連接，所述量子芯片通過(guò)所述放置臺(tái)和所述基板間接地的可拆卸連接。

6、根據(jù)本申請(qǐng)的一些示例，所述基板設(shè)置有第一通孔，所述放置臺(tái)設(shè)置有第二通孔；

7、所述封裝結(jié)構(gòu)還包括：

8、固定件，依次穿過(guò)所述第一通孔和所述第二通孔，用于實(shí)現(xiàn)所述放置臺(tái)和所述基板的可拆卸連接。

9、根據(jù)本申請(qǐng)的一些示例，所述基板設(shè)置有第一通孔；

10、所述封裝結(jié)構(gòu)還包括：

11、粘接層，形成在所述第二表面和所述第一通孔，用于實(shí)現(xiàn)所述放置臺(tái)和所述基板的可拆卸連接。

12、根據(jù)本申請(qǐng)的一些示例，所述放置臺(tái)具有設(shè)置于所述第一表面的第一凹槽，沿垂直于第一表面的方向上，所述第一凹槽的深度小于所述放置臺(tái)的厚度。

13、根據(jù)本申請(qǐng)的一些示例，所述封裝結(jié)構(gòu)還包括：

14、第一柱體，所述第一柱體位于所述第一表面；

15、所述量子芯片具有與所述第一柱體位置相對(duì)，截面大小相等的第三通孔，所述量子芯片通過(guò)所述第三通孔穿過(guò)所述第一柱體固定于所述放置臺(tái)。

16、根據(jù)本申請(qǐng)的一些示例，所述第一柱體和所述量子芯片上的地平面鍵合連接。

17、根據(jù)本申請(qǐng)的一些示例，所述封裝結(jié)構(gòu)還包括：

18、蓋板，所述蓋板具有與所述第一柱體位置對(duì)應(yīng)、截面大小相等的第二柱體；所述第一柱體和所述第二柱體之間通過(guò)彈簧針連接。

19、根據(jù)本申請(qǐng)的一些示例，所述封裝結(jié)構(gòu)還包括：

20、沿垂直于所述第一表面方向從上到下設(shè)置的電路板和承載板；

21、所述電路板和所述承載板均具有暴露所述量子芯片的通孔；

22、所述承載板套設(shè)在所述放置臺(tái)的側(cè)壁，且與所述基板貼合設(shè)置，沿垂直于所述第一表面的方向，所述放置臺(tái)的厚度和所述承載板的厚度之間差值滿(mǎn)足預(yù)設(shè)閾值條件。

23、根據(jù)本申請(qǐng)的一些示例，所述電路板包括隧道式電路板和整基板式電路板。

24、第二方面，本申請(qǐng)的示例提出了一種量子計(jì)算機(jī)，包括上述量子芯片封裝結(jié)構(gòu)。

25、在本申請(qǐng)前述示例的量子芯片封裝結(jié)構(gòu)中，放置量子芯片的放置臺(tái)與基板之間可拆卸連接，以使量子芯片通過(guò)放置臺(tái)與基板之間可拆卸連接，這樣實(shí)現(xiàn)將拆裝量子芯片從分離芯片與結(jié)構(gòu)件，變成分離兩個(gè)結(jié)構(gòu)件，兩結(jié)構(gòu)件之間的可拆卸連接可有效提高拆裝量子芯片的效率，也降低拆裝過(guò)程中對(duì)量子芯片損壞的風(fēng)險(xiǎn)。

技術(shù)特征：

1.一種量子芯片封裝結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述基板設(shè)置有第一通孔，所述放置臺(tái)設(shè)置有第二通孔；

3.根據(jù)權(quán)利要求1所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述基板設(shè)置有第一通孔；

4.根據(jù)權(quán)利要求1所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述放置臺(tái)具有設(shè)置于所述第一表面的第一凹槽，沿垂直于第一表面的方向上，所述第一凹槽的深度小于所述放置臺(tái)的厚度。

5.根據(jù)權(quán)利要求1所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括：

6.根據(jù)權(quán)利要求5所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述第一柱體和所述量子芯片上的地平面鍵合連接。

7.根據(jù)權(quán)利要求5所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括：

8.根據(jù)權(quán)利要求1所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括：

9.根據(jù)權(quán)利要求8所述的量子芯片封裝結(jié)構(gòu)，其特征在于，所述電路板包括隧道式電路板和整基板式電路板。

10.一種量子計(jì)算機(jī)，其特征在于，包括如權(quán)利要求1-9任意一項(xiàng)所述的量子芯片封裝結(jié)構(gòu)。

技術(shù)總結(jié)
本技術(shù)公開(kāi)了一種量子芯片封裝結(jié)構(gòu)及量子計(jì)算機(jī)，屬于量子計(jì)算機(jī)技術(shù)領(lǐng)域。該量子芯片封裝結(jié)構(gòu)包括放置臺(tái)，具有相對(duì)的第一表面和第二表面，所述第一表面固定有量子芯片；基板，用于承載所述放置臺(tái)，所述基板朝向所述第二表面，所述放置臺(tái)與所述基板可拆卸連接，所述量子芯片通過(guò)所述放置臺(tái)和所述基板間接地的可拆卸連接。上述量子芯片封裝結(jié)構(gòu)中，量子芯片通過(guò)放置臺(tái)與基板之間可拆卸連接，實(shí)現(xiàn)將拆裝量子芯片從分離芯片與結(jié)構(gòu)件，變成分離兩個(gè)結(jié)構(gòu)件，兩結(jié)構(gòu)件之間的可拆卸連接可有效提高拆裝量子芯片的效率，也降低拆裝過(guò)程中對(duì)量子芯片損壞的風(fēng)險(xiǎn)。

技術(shù)研發(fā)人員：請(qǐng)求不公布姓名,請(qǐng)求不公布姓名,賈志龍
受保護(hù)的技術(shù)使用者：本源量子計(jì)算科技（合肥）股份有限公司
技術(shù)研發(fā)日：20240627
技術(shù)公布日：2025/5/8