本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

1、功率金屬氧化物半導(dǎo)體場效晶體管(metal-oxide-semiconductor?field-effecttransistor,mosfet)是設(shè)計用于處理顯著功率等級(例如高電壓和/或高電流)的mosfet。功率mosfet可用于顯示器驅(qū)動器、功率轉(zhuǎn)換器、馬達控制器和車輛功率器件等。有一種功率mosfet類型是橫向擴散金屬氧化物半導(dǎo)體(laterally?diffused?metal-oxide-semiconductor,ldmos)晶體管。ldmos晶體管在高頻下表現(xiàn)出高增益、高功率輸出和高效率，使得ldmos晶體管經(jīng)常與微波和射頻功率放大器一起使用。

技術(shù)實現(xiàn)思路

1、如以上更詳細的細節(jié)所述，本文所述的一些實施例提供一種半導(dǎo)體結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)包括襯底。所述半導(dǎo)體結(jié)構(gòu)包括形成在所述襯底中的淺溝槽隔離結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)包括形成在所述襯底中并產(chǎn)生氧化物定義區(qū)的更淺的淺溝槽隔離結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)包括形成于所述氧化物定義區(qū)上方并部分與所述淺溝槽隔離結(jié)構(gòu)重迭的柵極，所述柵極具有在所述淺溝槽隔離結(jié)構(gòu)上方的第一高度以及在所述氧化物定義區(qū)上方的第二高度。所述第一高度與所述第二高度近似相等。

2、如以上更詳細的細節(jié)所述，本文所述的一些實施例提供一種方法。所述方法包括在襯底上方形成硬掩模層。所述方法包括使用所述硬掩模層在所述襯底中形成一個或多個更淺的淺溝槽隔離結(jié)構(gòu)。所述方法包括使用所述硬掩模層在所述襯底中形成淺溝槽隔離結(jié)構(gòu)。所述方法包括在所述淺溝槽隔離結(jié)構(gòu)上執(zhí)行化學(xué)機械拋光。所述方法包括去除所述硬掩模層。所述方法包括在由更淺的淺溝槽隔離結(jié)構(gòu)形成的氧化物定義區(qū)上方形成至少一個柵極。

3、如以上更詳細的細節(jié)所述，本文所述的一些實施例提供一種半導(dǎo)體結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)包括襯底。所述半導(dǎo)體結(jié)構(gòu)包括形成在所述襯底中的淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)具有相對于所述襯底在0.0納米至近似2.0納米的范圍內(nèi)的階高。所述半導(dǎo)體結(jié)構(gòu)包括形成在所述襯底中并產(chǎn)生氧化物定義區(qū)的更淺的淺溝槽隔離結(jié)構(gòu)，所述更淺的淺溝槽隔離結(jié)構(gòu)具有相對于所述襯底在0.0納米至近似2.0納米的范圍內(nèi)的階高。所述半導(dǎo)體結(jié)構(gòu)包括形成在所述氧化物定義區(qū)上方并且部分地與所述淺溝槽隔離結(jié)構(gòu)重迭的柵極。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，更包括：

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，更包括：

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，其中所述淺溝槽結(jié)構(gòu)包括襯墊層。

5.一種形成半導(dǎo)體的方法，其特征在于，包括：

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，其中形成所述硬掩模層包括：

7.根據(jù)權(quán)利要求5所述的方法，其特征在于，更包括：

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，更包括：

9.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，其中所述更淺的淺溝槽隔離結(jié)構(gòu)包括襯墊層。

技術(shù)總結(jié)
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法。其中，在一些隔離結(jié)構(gòu)(例如，更淺的淺溝槽隔離結(jié)構(gòu))的形成期間以及在附加隔離結(jié)構(gòu)(例如，淺溝槽隔離結(jié)構(gòu))的形成期間，使用相同的硬掩模層，導(dǎo)致隔離結(jié)構(gòu)與其中形成隔離結(jié)構(gòu)的襯底的水平面近似齊平。即，隔離結(jié)構(gòu)的階高會減少。因此，柵極在隔離結(jié)構(gòu)上方延伸的部分的高度增加。柵極高度的增加導(dǎo)致接觸件的著陸面積增加，這有助于防止泄漏電流，從而提高包括隔離結(jié)構(gòu)的電子器件的性能。

技術(shù)研發(fā)人員：張中懷,陳文豪,陳健源,周學(xué)良
受保護的技術(shù)使用者：臺灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/8