本發(fā)明涉及半導體制造，特別是涉及一種半導體結構及半導體結構的測試方法。

背景技術：

1、在半導體制造技術領域，氧化層的厚度可能影響電容或電流特性，從而影響晶體管的性能。例如，氧化層厚度過薄可能導致漏電，過厚則可能影響器件的開關速度。

2、然而，在半導體制造過程中，在刻蝕工藝之后，通常通過測量結構邊緣的焊盤區(qū)域對氧化層厚度進行監(jiān)控。由于焊盤通常位于晶圓的邊緣，而非刻蝕區(qū)域內，傳統(tǒng)測試無法直接對刻蝕區(qū)域的氧化層進行監(jiān)控，導致監(jiān)控的結果不準確。

技術實現(xiàn)思路

1、基于此，本申請實施例提供了一種半導體結構及半導體結構的測試方法。

2、根據一些實施例，本申請?zhí)峁┝艘环N半導體結構，半導體結構包括襯底、氧化層、被測結構及測試結構，氧化層位于襯底上；被測結構包括被測凹槽、第一被測焊盤及第二被測焊盤；被測焊盤位于氧化層內，被測凹槽位于第一被測焊盤及第二被測焊盤之間，位于被測凹槽底部的部分氧化層具有第一預設厚度；測試結構包括測試凹槽、測試金屬層、第一測試焊盤及第二測試焊盤；測試焊盤位于氧化層內，測試凹槽位于第一測試焊盤及第二測試焊盤之間，測試金屬層位于測試凹槽的底面與襯底之間，第一測試焊盤與測試金屬層的首端相連，第二測試焊盤連接至測試金屬層的末端，測試金屬層具有第二預設厚度；其中，第二預設厚度大于第一預設厚度。

3、在上述實施例的半導體結構中，通過設置被測結構與測試結構，測試結構中的測試金屬層厚度大于位于被測凹槽底部的部分氧化層，在同步刻蝕時，測試金屬層與氧化層將被同時去除一定厚度。由此，通過獲取測試金屬層的電參數，能夠間接得到氧化層的剩余厚度，從而實現(xiàn)對刻蝕區(qū)域內的氧化層的第一預設厚度的監(jiān)控，確保能有效捕捉到刻蝕區(qū)域中位于被測凹槽底部的部分的氧化層的真實厚度信息，從而提升監(jiān)控的準確性，有利于提高生產的穩(wěn)定性和產品的可靠性。

4、在一些實施例中，測試凹槽為多個，多個測試凹槽沿第一方向間隔排布；測試金屬層包括多個首尾相接的測試單元，首個測試單元連接至第一測試焊盤，最后一個測試單元連接至第二測試焊盤；測試單元的數量與測試凹槽的數量相同，測試凹槽對應地位于測試單元上方且沿第二方向延伸，第二方向與第一方向垂直。

5、在一些實施例中，測試單元包括首尾相接的多個金屬條，相鄰的兩個金屬條互相垂直；其中，首個測試單元中的首個金屬條連接至第一測試焊盤，首個測試單元中的最后一個金屬條與下一個測試單元中的首個金屬條相連，最后一個測試單元中的最后一個金屬條連接至第二測試焊盤。

6、在一些實施例中，測試單元包括互相耦合的第一測試部及第二測試部；第一測試部包括沿第一方向延伸的第一分支及多個沿第二方向間隔排布的第一金屬條，多個第一金屬條的首端分別連接至第一分支；第二測試部包括沿第一方向延伸的第二分支及多個沿第二方向間隔排布的第二金屬條，多個第二金屬條的首端分別連接至第二分支；其中，第一金屬條與第二金屬條交替間隔排布；多個測試單元中的第一分支首尾相接，首個測試單元中的第一分支的首端連接至第一測試焊盤；首個測試單元中的第二分支的末端連接至最后一個測試單元中的第二分支的首端，其余測試單元中的第二分支的末端均連接至第二測試焊盤。

7、在一些實施例中，第二預設厚度為第一預設厚度的1.5至3倍。

8、在一些實施例中，第一預設厚度為至

9、在一些實施例中，第二預設厚度為

10、在一些實施例中，測試凹槽暴露出測試金屬層的頂面；測試金屬層底面與襯底頂面之間的部分氧化層具有第三預設厚度。

11、在一些實施例中，第三預設厚度為至

12、在一些實施例中，被測結構還包括位于襯底內的掩埋金屬層，掩埋金屬層的頂面與襯底的頂面齊平；掩埋金屬層包括第一掩埋子金屬層、中間掩埋子金屬層及第二掩埋子金屬層，中間掩埋子金屬層位于被測凹槽底部，第一掩埋子金屬層及第二掩埋子金屬層分別位于中間掩埋子金屬層兩側、且位于被測焊盤下方。

13、根據一些實施例，本申請還提供了一種半導體結構的測試方法，采用如上述任意實施例中的半導體結構進行測試；方法包括：

14、獲取具有初始厚度的測試金屬層的初始電參數；

15、同時多次刻蝕測試金屬層及位于被測凹槽底部的部分氧化層，以獲取具有不同第二預設厚度的測試金屬層的多個測量電參數；

16、根據初始電參數與測量電參數的差值，確定氧化層的刻蝕量與差值的對應關系；

17、根據對應關系，確定氧化層的第一預設厚度。

18、在上述實施例的半導體結構的測試方法中，獲取具有初始厚度的測試金屬層的初始電參數，并且同時多次刻蝕測試金屬層及位于被測凹槽底部的部分氧化層時具有不同第二預設厚度的測試金屬層的多個測量電參數，根據初始電參數與測量電參數的差值，確定氧化層的刻蝕量與差值的對應關系，從而，確定氧化層的第一預設厚度。由此，通過獲取測試金屬層的在刻蝕前后的電參數，能夠間接得到氧化層刻蝕后的剩余厚度，從而實現(xiàn)對刻蝕區(qū)域內的氧化層的第一預設厚度的監(jiān)控，確保能有效捕捉到刻蝕區(qū)域位于被測凹槽底部的部分氧化層的真實厚度信息，從而提升監(jiān)控的準確性，有利于提高生產的穩(wěn)定性和產品的可靠性。

技術特征：

1.一種半導體結構，其特征在于，包括襯底、氧化層、被測結構及測試結構，所述氧化層位于所述襯底上；

2.根據權利要求1所述的半導體結構，其特征在于，所述測試凹槽為多個，多個所述測試凹槽沿第一方向間隔排布；

3.根據權利要求2所述的半導體結構，其特征在于，所述測試單元包括首尾相接的多個金屬條，相鄰的兩個所述金屬條互相垂直；

4.根據權利要求2所述的半導體結構，其特征在于，所述測試單元包括互相耦合的第一測試部及第二測試部；

5.根據權利要求2-4任一項所述的半導體結構，其特征在于，所述第二預設厚度為所述第一預設厚度的1.5至3倍。

6.根據權利要求5所述的半導體結構，其特征在于，所述第一預設厚度為至及/或所述第二預設厚度為

7.根據權利要求2-4任一項所述的半導體結構，其特征在于，所述測試凹槽暴露出所述測試金屬層的頂面；

8.根據權利要求7所述的半導體結構，其特征在于，所述第三預設厚度為至

9.根據權利要求2-4任一項所述的半導體結構，其特征在于，所述被測結構還包括位于所述襯底內的掩埋金屬層，所述掩埋金屬層的頂面與所述襯底的頂面齊平；

10.一種半導體結構的測試方法，其特征在于，采用如權利要求1-9任一項所述的半導體結構進行測試；所述方法包括：

技術總結
本發(fā)明涉及一種半導體結構及半導體結構的測試方法。半導體結構包括襯底、氧化層、被測結構及測試結構，氧化層位于襯底上；被測結構包括被測凹槽、第一被測焊盤及第二被測焊盤；被測焊盤位于氧化層內，被測凹槽位于第一被測焊盤及第二被測焊盤之間，位于被測凹槽底部的部分氧化層具有第一預設厚度；測試結構包括測試凹槽、測試金屬層、第一測試焊盤及第二測試焊盤；測試焊盤位于氧化層內，測試凹槽位于第一測試焊盤及第二測試焊盤之間，測試金屬層位于測試凹槽的底面與襯底之間，第一測試焊盤與測試金屬層的首端相連，第二測試焊盤連接至測試金屬層的末端，測試金屬層具有第二預設厚度；第二預設厚度大于第一預設厚度。能夠準確監(jiān)控氧化層的厚度。

技術研發(fā)人員：王帥,王珊珊,仇峰
受保護的技術使用者：上海積塔半導體有限公司
技術研發(fā)日：
技術公布日：2025/5/8