一種具有高介電材料層的電晶體封裝件的制作方法
【技術領域】
[0001]本實用新型涉及半導體封裝領域，尤其涉及一種具有高介電材料層的電晶體封裝件。
【背景技術】
[0002]半導體封裝工藝中，用導線將半導體芯片上的電極與外部引腳焊接起來，即完成芯片與封裝外引腳間的電路通路。電晶體這類半導體，具有三個極:漏極(drain)、源極(source)、柵極(gate)。它們與封裝外引腳都是通過金屬導線連接的。金屬導線連接方式共有三種:1是絲線鍵合，即wire bond，所用的多為Au、Cu、Al線；2是金屬鍛帶，如Al帶；3是金屬片焊接，即clip bond，如采用Cu片焊接等。柵極(gate)是采用絲線焊接的，漏極(drain)、源極(source)可以采用上述三種連接方式?，F(xiàn)有半導體封裝工藝中普遍采用絲線焊接，這種方法因性能穩(wěn)定、效率高而被廣泛應用，但缺點是不能適用大電流大功率的封裝；應用最少的是采用金屬片clip進行焊接，因為在現(xiàn)有技術中每種封裝金屬片只能適用于一種芯片，即每個芯片的設計不同，所適用的封裝金屬片形狀也會不同，制備封裝金屬片的模具也不同，這樣，每一種芯片設計就需要設計一套模具，無形中增大了芯片封裝的成本，因而Clip bond在實際應用中很少。為此，本實用新型設計了一種萬用型的封裝金屬片，可以應用于所有芯片，但由于本實用新型的萬用型封裝金屬片與柵極上方的引線距離太近，封裝金屬片與引線之間就有可能發(fā)生電弧作用，從而擊穿封裝金屬片與引線之間的電介質(zhì)材料，造成短路從而損壞芯片，所以，本實用新型的核心內(nèi)容就是為了找到解決這一技術問題的方法。
[0003]中國專利200710128216.6公開了一種具銅線的半導體封裝件及其打線方法，通過植設于承載件焊結(jié)點上的凸塊，改善銅線于承載件焊結(jié)點上的焊著性，解決了縫點脫落的問題，但該技術方案不能適用于大功率芯片的封裝。中國專利201320112889.3公開了一種半導體器件封裝金屬片連體件，包括散熱片原始件、頂部連接片、中部連接片與底部連接片，該現(xiàn)有技術可以提高走位精度，散熱效果好，但制作成本高，也沒能解決封裝件中擊穿塑封材料的問題。
[0004]上述現(xiàn)有技術雖然都涉及半導體封裝件及打線工藝，但未解決封裝件中擊穿塑封介質(zhì)材料這一技術問題。

【發(fā)明內(nèi)容】

[0005]為了解決封裝金屬片與引線距離太近而導致因電弧作用擊穿填充之間的電介質(zhì)材料，從而造成短路損壞芯片這一技術問題，本實用新型提供了一種具有高介電材料層的電晶體封裝件。
[0006]本實用新型的技術方案是:一種具有高介電材料層的電晶體封裝件，所述電晶體封裝件從下至上包括集成電路層、硅層、鋁層、封裝金屬片，所述集成電路層與所述硅層之間通過焊料層連接；所述鋁層與所述硅層鄰接；所述封裝金屬片與所述鋁層之間通過焊料層連接；所述封裝金屬片一端與芯片漏極、源極的焊盤焊接，另一端與封裝外引腳焊盤焊接，其特征在于:所述封裝金屬片為銅片，所述封裝金屬片的下表面與柵極引線對應的投影區(qū)域覆有高介電材料層。
[0007]所述封裝金屬片覆蓋半導體的漏極、源極、柵極。
[0008]所述柵極與封裝外引腳鍵合的方式為反向打線，即封裝外引腳的焊盤作為第一焊點開始打線，線弧至柵極而止，柵極作為第二焊點。
[0009]進一步，作為本實用新型一種優(yōu)選的實施方式，所述高介電材料層覆蓋柵極、及柵極引線上方區(qū)域。
[0010]進一步，作為本實用新型一種可選的實施方式，所述高介電材料層為Al2O3或T12，形成所述高介電材料層的方法為磁控濺射、物理氣相沉積、離子束輔助沉積、激光脈沖沉積法中的一種；所述高介電材料層的厚度為0.01-0.05mm。
[0011]作為本實用新型一種可選的實施方式，所述高介電材料層為薄膜，所述薄膜為聚氯乙烯、聚酯、聚偏氟乙烯、聚酰亞胺中的一種。
[0012]作為本實用新型一種可選的實施方式，所述高介電材料層為摻有有無機粉末的環(huán)氧樹脂，所述無機粉末為滑石粉、碳酸鈣、方解石中的一種或多種；所述高介電材料層的厚度為 0.01-0.12mm。
[0013]作為本實用新型一種可選的實施方式，所述高介電材料層為聚酰胺和鈦酸鋇復合生成的復合材料。
[0014]作為本實用新型一種可選的實施方式，所述高介電材料層為環(huán)氧樹脂和CaCu3Ti4O1Jg合而成，所述高介電材料層采用絲網(wǎng)印刷的方式，印刷厚度為0.01-0.04mm。
[0015]作為本實用新型一種可選的實施方式，所述高介電材料層為鈦酸鋇涂層，生成所述鈦酸鋇涂層的方法為離子噴涂法。
[0016]與現(xiàn)有技術相比，本實用新型的有益效果是:本實用新型提供的封裝金屬片底部具有高介電材料層的電晶體封裝件，可滿足大電流、大功率芯片封裝的要求，任何形狀的芯片設計，工藝簡單，成本低，而且性能穩(wěn)定，使用壽命長。
【附圖說明】
[0017]圖1是有高介電材料層的電晶體封裝件結(jié)構(gòu)剖面圖；
[0018]圖中標記說明:封裝金屬片(Clip) 2-1，絲線鍵接引腳2-3，柵極(gate)2_4，絲線2-5，高介電材料層2-6，集成電路層(Die Pad)2_7，硅層(Si)2_8，鋁層(Al)2_9，焊料層(solder)2-10。
【具體實施方式】
[0019]以下結(jié)合附圖和實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。
[0020]實施例1
[0021]如圖1所示，一種具有高介電材料層的電晶體封裝件，從下至上包括集成電路層2-7、硅層2-8、鋁層2-9、封裝金屬片2-1，集成電路層2_7與硅層2_8之間通過焊料層2_10連接；鋁層2-9與硅層2-8鄰接；封裝金屬片2-1與鋁層2-9之間通過焊料層連接。封裝金屬片2-1 —端與芯片漏極、源極的焊盤焊接，另一端與封裝外引腳焊盤焊接。封裝金屬片2-1為銅片，封裝金屬片2-1的下表面與柵極引線對應的投影區(qū)域覆有高介電材料層2-6。(漏極、源極未在圖上顯示，漏極、源極為芯片上除去柵極的部分，各個芯片設計不同，漏極、源極區(qū)域也有所不同)
[0022]封裝金屬片2-1覆蓋半導體的漏極、源極、柵極2-4。其中，柵極(gate) 2-4與封裝外引腳2-3鍵合的方式為反向打線，即封裝外引腳的焊盤作為第一焊點開始打線，線弧至柵極2-4而止，柵極2-4作為第二焊點。
[0023]高介電材料層覆蓋封裝金屬片2-1底部除焊接區(qū)域的部分，但為了使工藝簡單和節(jié)省成本，可以但覆蓋柵極、及柵極引線上方區(qū)域的封裝金屬片底面。
[0024]在本實施例中，高介電材料層為Al2O3或T1 2，形成高介電材料層的方法為磁控濺射、物理氣相沉積、離子束輔助沉積、激光脈沖沉積法中的一種；所述高介電材料層的厚度為 0.01-0.05mm。
[0025]實施例2
[0026]參考圖1，一種具有高介電材料層的電晶體封裝件，從下至上包括集成電路層2-7、硅層2-8、鋁層2-9、封裝金屬片2-1，集成電路層2_7與硅層2_8之間通過焊料層2_10連接；鋁層2-9與硅層2-8鄰接；封裝金屬片2-1與鋁層2-9之間通過焊料層連接。封裝金屬片2-1 —端與芯片漏