本發(fā)明涉及半導(dǎo)體器件靜電防護(hù)領(lǐng)域，特別涉及一種柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件及制作方法。

背景技術(shù)：

1、隨著社會(huì)的不斷進(jìn)步和科學(xué)技術(shù)水平的持續(xù)提升，集成電路(ic)的發(fā)展已經(jīng)由亞微米發(fā)展至深亞微米并邁入了納米級(jí)別。隨著半導(dǎo)體工藝的不斷發(fā)展，芯片尺寸逐漸減小，單位芯片面積可集成的晶體管數(shù)量不斷增多，這使得芯片對(duì)靜電放電(esd)變得更為敏感。靜電電荷的積累無(wú)處不在，且廣泛存在于日常生活的各個(gè)領(lǐng)域。因此，越來(lái)越多的ic設(shè)計(jì)人員開(kāi)始將半導(dǎo)體的esd保護(hù)作為重點(diǎn)關(guān)注領(lǐng)域。相關(guān)數(shù)據(jù)表面，在集成電路和微電子產(chǎn)品的應(yīng)用中，由esd所導(dǎo)致的失效每年會(huì)造成數(shù)千億的經(jīng)濟(jì)損失，這反映了esd防護(hù)在電子產(chǎn)品設(shè)計(jì)中的重要性。在高壓領(lǐng)域，該問(wèn)題尤為凸顯，高工作電壓給esd設(shè)計(jì)帶來(lái)了一系列麻煩，其要求esd保護(hù)器件具有快開(kāi)啟速度、高維持電壓和高失效電流。

2、目前，傳統(tǒng)可控硅整流器(scr)在實(shí)際使用時(shí)存在諸多問(wèn)題。當(dāng)esd脈沖來(lái)到傳統(tǒng)scr的陽(yáng)極時(shí)，器件在雪崩效應(yīng)的作用下形成由寄生pnp和寄生npn所構(gòu)成的正反饋環(huán)路，用于釋放靜電電流，這使得傳統(tǒng)scr具有較低的維持電壓。然而，在高壓領(lǐng)域，由于芯片的工作電壓較高，傳統(tǒng)scr過(guò)低的維持電壓容易造成閂鎖效應(yīng)進(jìn)而燒毀整個(gè)芯片。此外，由于傳統(tǒng)scr的反向路徑相當(dāng)于一個(gè)正向偏置的二極管，其無(wú)法應(yīng)用于雙向端口。上述缺點(diǎn)使得傳統(tǒng)scr無(wú)法有效保護(hù)芯片的內(nèi)部核心電路。

3、傳統(tǒng)可控硅整流器的結(jié)構(gòu)和等效電路如圖1所示。當(dāng)器件的陽(yáng)極面臨esd沖擊時(shí)，其陽(yáng)極nw和陰極pw之間發(fā)生雪崩擊穿效應(yīng)，產(chǎn)生大量雪崩載流子進(jìn)入器件的陰極的pw，并在寄生電阻rp1上產(chǎn)生壓降。從而導(dǎo)通由陰極n+、pw、nw構(gòu)成的寄生npn三極管。當(dāng)nw和pw處于反偏時(shí)，由陽(yáng)極p+、陽(yáng)極pw、陰極pw構(gòu)成的寄生pnp三極管便工作在飽和區(qū)。當(dāng)所述的npn和pnp寄生三極管進(jìn)入飽和區(qū)時(shí)，傳統(tǒng)scr完全開(kāi)啟，形成了低阻pnpn路徑釋放靜電電流，此時(shí)可控硅路徑完全開(kāi)啟。此時(shí)，傳統(tǒng)scr產(chǎn)生負(fù)阻現(xiàn)象，出現(xiàn)了電流不斷提高而電壓降低的現(xiàn)象。但是器件的維持電壓通常較低，當(dāng)被保護(hù)芯片的正常工作電壓高于器件維持電壓時(shí)，極易造成閂鎖效應(yīng)燒毀芯片。

技術(shù)實(shí)現(xiàn)思路

1、為了解決上述技術(shù)問(wèn)題，本發(fā)明基于對(duì)非對(duì)稱雙向可控硅的研究，提供一種層次簡(jiǎn)單、失效電流高、維持電壓高的柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件，并提供其制作方法。

2、本發(fā)明解決上述問(wèn)題的技術(shù)方案是：一種柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件，其特征在于：包括襯底p-sub；所述襯底p-sub中設(shè)有第一nbl區(qū)；所述nbl區(qū)上方設(shè)有第一環(huán)狀hvnw區(qū)和第一至第二p-epi區(qū)。所述hvnw區(qū)和p-epi中從下至上、從左至右依次設(shè)有第一pw區(qū)、第一nw區(qū)、第二pw區(qū)、第二nw區(qū)、第三pw區(qū)、第三nw區(qū)、第四pw區(qū)、第一場(chǎng)氧隔離區(qū)、第一p+注入?yún)^(qū)、第二場(chǎng)氧隔離區(qū)、第一多條形晶硅柵、第二p+注入?yún)^(qū)、第二梯形多晶硅柵、第一n+注入?yún)^(qū)、第三p+注入?yún)^(qū)、第三場(chǎng)氧隔離區(qū)、第二n+注入?yún)^(qū)、第四場(chǎng)氧隔離區(qū)、第三條形多晶硅柵、第四p+注入?yún)^(qū)、第四梯形多晶硅柵、第三n+注入?yún)^(qū)、第五p+注入?yún)^(qū)、第五場(chǎng)氧隔離區(qū)、第四n+注入?yún)^(qū)、第六場(chǎng)氧隔離區(qū)、第六p+注入?yún)^(qū)和第七場(chǎng)氧隔離區(qū)。所述第一p+注入?yún)^(qū)設(shè)在第一pw區(qū)中；所述第一條形多晶硅柵、第二p+注入?yún)^(qū)、第二梯形多晶硅柵、第一n+注入?yún)^(qū)、第三p+注入?yún)^(qū)設(shè)在第二pw區(qū)中；所述第二n+注入?yún)^(qū)設(shè)在第二nw區(qū)中；所述第三條形多晶硅柵、第四p+注入?yún)^(qū)、第四梯形多晶硅柵、第三n+注入?yún)^(qū)、第五p+注入?yún)^(qū)設(shè)在第三pw區(qū)中；所述第四n+注入?yún)^(qū)設(shè)在第三nw區(qū)中；所述第六p+注入?yún)^(qū)設(shè)在第四pw區(qū)中。所述第一p+注入?yún)^(qū)、第一條形多晶硅柵、第二p+注入?yún)^(qū)、第二梯形多晶硅柵、第一n+注入?yún)^(qū)和第六p+注入?yún)^(qū)相連作為器件的陰極；所述第三條形多晶硅柵、第四p+注入?yún)^(qū)、第四梯形多晶硅柵、第三n+注入?yún)^(qū)相連作為器件的陽(yáng)極；

3、上述柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件，當(dāng)esd應(yīng)力來(lái)到器件陽(yáng)極，器件陰極接地電位時(shí)，所述第二nw區(qū)、第一hvnw區(qū)與第二pw區(qū)、第一p-epi區(qū)發(fā)生雪崩擊穿，隨即導(dǎo)通由所述第二pw區(qū)、第一p-epi區(qū)、第二nw區(qū)、第一hvnw區(qū)和第三pw區(qū)、第二p-epi區(qū)構(gòu)成的寄生pnp1三極管；所述第一n+注入?yún)^(qū)、第二pw區(qū)、第一p-epi區(qū)、第一hvnw區(qū)和第二nw區(qū)構(gòu)成的寄生npn1三極管；將npn1三極管的基區(qū)通過(guò)寄生電阻rp1連接到第二p+注入?yún)^(qū)，并由第二p+注入?yún)^(qū)引出至陰極。當(dāng)esd應(yīng)力來(lái)到器件陰極，器件陽(yáng)極接地電位時(shí)，所述第三nw區(qū)、第一hvnw區(qū)與第三pw區(qū)、第二p-epi區(qū)發(fā)生雪崩擊穿，隨即導(dǎo)通由所述第三pw區(qū)、第二p-epi區(qū)、第三nw區(qū)、第一hvnw區(qū)和第四pw區(qū)所構(gòu)成的寄生pnp2三極管；所述第三n+注入?yún)^(qū)、第三pw區(qū)、第二p-epi區(qū)和第三nw區(qū)、第一hvnw區(qū)所構(gòu)成的寄生npn2三極管；將npn2三極管的基區(qū)通過(guò)寄生電阻rp2連接到第四p+注入?yún)^(qū)，并由第四p+注入?yún)^(qū)引出至陽(yáng)極。由此形成具有柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件，通過(guò)對(duì)第一n+注入?yún)^(qū)和第三n+注入?yún)^(qū)進(jìn)行分段并嵌入多晶硅柵，構(gòu)成梯形的多晶硅柵，從而增強(qiáng)柵控效應(yīng)，利用柵極電場(chǎng)將電流驅(qū)向更深的路徑，提高了器件的魯棒性。此外，對(duì)發(fā)射極n+注入?yún)^(qū)的分段降低了寄生npn的發(fā)射效率，提高了器件的維持電壓。

4、一種柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件的制作方法，包括以下步驟：

5、步驟一：在襯底p-sub中形成nbl區(qū)、p-epi區(qū)和環(huán)形hvnw區(qū)；

6、步驟二：通過(guò)光刻，在襯底p-sub上形成第一至第七場(chǎng)氧隔離區(qū)；

7、步驟三：通過(guò)光刻，在第一hvnw區(qū)中依次形成第一至第三nw區(qū)；

8、步驟四：通過(guò)光刻，在p-sub和p-epi中依次形成第一至第四pw區(qū)；

9、步驟五：在第二pw區(qū)中形成第一條形多晶硅柵、第二梯形多晶硅柵，在第三pw區(qū)形成第三條形多晶硅柵、第四梯形多晶硅柵。

10、步驟六：通過(guò)光刻，在第一pw區(qū)中形成第一p+注入?yún)^(qū)，在第二pw區(qū)中形成第二和第三p+注入?yún)^(qū)，在第三pw區(qū)中形成第四和第五p+注入?yún)^(qū)，在第四pw區(qū)中形成第六p+注入?yún)^(qū)。

11、步驟七：通過(guò)光刻，在第一pw區(qū)中形成第一n+注入?yún)^(qū)，在第二nw區(qū)中形成第二n+注入?yún)^(qū)，在第三pw區(qū)中形成第三n+注入?yún)^(qū)，在第三nw區(qū)中形成第四n+注入?yún)^(qū)。

12、本發(fā)明解決上述問(wèn)題的技術(shù)方案是：

13、1、本發(fā)明構(gòu)成了一種柵控增強(qiáng)型非對(duì)稱雙向可控硅靜電防護(hù)器件，通過(guò)對(duì)正向可控硅路徑和反向可控硅路徑的發(fā)射極n+注入?yún)^(qū)進(jìn)行了分段，從而降低了發(fā)射極n+注入?yún)^(qū)的面積和寄生npn三極管的發(fā)射效率，從而抑制了可控硅的正反饋效應(yīng)。該方法無(wú)需占用額外的芯片面積和引入特殊層次，且完全兼容傳統(tǒng)cmos工藝，可以有效提高器件維持電壓。

14、2、本發(fā)明通過(guò)對(duì)正向可控硅和反向可控硅的發(fā)射極n+注入?yún)^(qū)進(jìn)行分段并嵌入多晶硅柵，增強(qiáng)了柵極對(duì)可控硅電流的控制能力，將表面寄生電流路徑與主可控硅電流路徑聚集，從而延伸了scr電流路徑，有效地提高了器件的維持電壓。此外，由于柵極下方存在與電流路徑相同的電場(chǎng)方向，使得scr電流流向更深的路徑，從而增加了單位面積的電流釋放能力，有效地提高了器件的魯棒性和失效電流。

15、3、本發(fā)明所使用的工藝層次簡(jiǎn)單，無(wú)需引入額外的特殊層次，實(shí)現(xiàn)過(guò)程簡(jiǎn)易。對(duì)發(fā)射極n+注入?yún)^(qū)進(jìn)行分段并嵌入柵極的操作可以通過(guò)eda軟件實(shí)現(xiàn)并不打破工藝文件中的設(shè)計(jì)規(guī)則。此外，該結(jié)構(gòu)可以根據(jù)不同的電壓域的要求對(duì)發(fā)射極n+注入?yún)^(qū)分段比例進(jìn)行調(diào)制進(jìn)而滿足維持電壓的要求，從而有效地保護(hù)內(nèi)核芯片免受外部靜電放電的沖擊。