專利名稱：I/o單元esd系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及靜電放電(ESD)，更加具體的說(shuō)，涉及集成電 路中的ESD電路裝置。
背景技術(shù)：
集成電路在裝配和測(cè)試期間或在最終的系統(tǒng)應(yīng)用中可能會(huì)遭受 到制造過(guò)程中的破壞性靜電放電(ESD )事件。在傳統(tǒng)的集成電路(IC ) ESD保護(hù)方案中，通常使用特殊的箝位電路來(lái)避開電源軌道之間的 ESD電流，并由此保護(hù)內(nèi)部元件免受破壞。 一種已知為有源金屬氧化 物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFECT)箝位電路的ESD箝位電路典型 的包括兩個(gè)部分觸發(fā)器電路和大MOSFET箝位晶體管。箝位晶體 管的傳導(dǎo)性由觸發(fā)器電路控制?？稍谘仉娏偩€分布的網(wǎng)絡(luò)中使用有 源MOSFET箝位電路來(lái)為IC中的所有輸入/輸出(I/O)焊盤提供耐 用且一致的ESD保護(hù)。在標(biāo)題為"Electrostatic Discharge(ESD) Protection Circuit)的美國(guó)專利US6385021和標(biāo)題為"Electrostatic Discharge Protection and Method of Operation"的美國(guó)專利 US6724603中示出了這種網(wǎng)絡(luò)的多個(gè)實(shí)施例。上述兩個(gè)專利都轉(zhuǎn)讓給 本受讓人。圖1表示用于保護(hù)一組I/0單元中的多個(gè)I/0焊盤的位于IC中 的一個(gè)這種分布式ESD網(wǎng)絡(luò)100。在圖1中示出了五個(gè)I/O單元 110-114。然而，所述分布網(wǎng)絡(luò)可在IC外圍區(qū)域附近包含更大組的I/O 單元，如由點(diǎn)表示的被放置在圖1所示的元件的左右側(cè)。I/O單元110 包括外部連接(I/O )焊盤120，其分別通過(guò)二極管122和123耦接在 Vss總線 102和VDD總線103之間。 一 個(gè)箝位N溝道 MOSFET(NMOSFECT)125連接在Vss總線和VuD總線之間。箝位NMOSFET125的柵極與觸發(fā)總線109連接。在I/O單元110中沒(méi)有 示出，但假設(shè)存在用于正常(即，非ESD)的I/0單元操作的電路。 I/O單元111-114每個(gè)都與I/O單元110相同。1/0單元是包括用于傳 輸輸入信號(hào)、輸出信號(hào)或輸入信號(hào)和輸出信號(hào)的單元。除了 1/0單元之外，IC周圍附近的I/O環(huán)典型的包含若干個(gè)電 力單元(VDD)和接地單元(Vss)。在圖1中示出了一個(gè)示例Vdd羊 元116和Vss單元117。 Vdd羊元包括與羊片VoD總線103連接的外 部連接VoD焊盤130,而Vss單元包括與單片Vss總線102連接的外 部連接Vss焊盤132。 VoD單元包含通過(guò)VoD總線和Vss總線供電并 提供驅(qū)動(dòng)觸發(fā)總線109的輸出信號(hào)的觸發(fā)器電路135。 VDD單元還包 含一個(gè)箝位NMOSFET136。箝位NMOSFET136的柵極(MOSFET 的控制端)與觸發(fā)總線連接。Vss單元包含觸發(fā)器電路140和箝位 NMOSFET141,它們與Vdd羊元中的觸發(fā)器電路和箝位器件類似。集成電路通常在耦接到標(biāo)注為接地Vss的I/O焊盤上的正ESD 事件期間最容易遭受損壞。ESD網(wǎng)絡(luò)100對(duì)圖1中施加到I/0焊盤120 的該事件的響應(yīng)如下。作為I/O焊盤電壓的二極管123正向偏壓非常 快速的斜線上升到大約0.8V以上。這在VoD總線103上產(chǎn)生隨時(shí)間 的快速增壓(dV/dt或電壓壓擺率)。觸發(fā)器電路135和140可以是 這樣一種觸發(fā)器電路，其包含基于電阻器-電容器(RC)的電壓壓擺 率檢測(cè)器和一系列用于驅(qū)動(dòng)觸發(fā)器電路輸出的反相緩沖器級(jí)，所述電響應(yīng)VDD總線上的ESD dV/dt瞬變值，觸發(fā)器電路135和140將觸發(fā) 器總線109驅(qū)動(dòng)至VuD總線電壓。這會(huì)分別開啟分布在I/O和電力/ 接地單元中的多個(gè)箝位NMOSFET125、 136和141。 一旦開啟，箝位 NMOSFET的這個(gè)累積網(wǎng)絡(luò)用作VDD總線和Vss總線之間的低阻抗分 流。箝位NMOSFET保持導(dǎo)電達(dá)一個(gè)由觸發(fā)器電路的RC時(shí)間常數(shù)確 定的期間。觸發(fā)器電路應(yīng)該驅(qū)動(dòng)箝位NMOSFET—個(gè)時(shí)期，該時(shí)期超 過(guò)ESD事件的典型持續(xù)時(shí)間(例如，300-600納秒)，還要避免在 VDD總線的正常斜線上升期間發(fā)生箝位NMOSFET的錯(cuò)誤觸發(fā)。通過(guò)一些示例，在正常操作期間的VDD斜線上升典型的需要l-5微秒。在一些ic設(shè)計(jì)中，有很少或沒(méi)有放置在i/o環(huán)中的電力或接地焊盤單元。這對(duì)于圖1的ESD網(wǎng)絡(luò)方案來(lái)說(shuō)是一個(gè)問(wèn)題，因?yàn)橛|發(fā) 器電路必需典型的對(duì)每10-15個(gè)I/O單元放置至少一次以便有效的驅(qū) 動(dòng)分布在附近I/O單元中的箝位NMOSFET。例如，將難于ESD保 護(hù)在沒(méi)有任何中間電力或接地單元的情況下放置的未破損的、緊密鄰 接的由20或更多1/0單元構(gòu)成的組。另外，先進(jìn)的封裝選項(xiàng)通常會(huì) 全部消除I/0環(huán)中的電力或接地單元。例如，在為倒裝片封裝設(shè)計(jì)的 IC中，典型的使與電力和接地總線的片外連接直接下至IC核心區(qū)域中的總線上，而在i/o單元組中并不需要任何外圍電力或接地單元。因此尤其需要新的ESD網(wǎng)絡(luò)通路，其能在沒(méi)有任何中間電力或接地 單元的情況下完全保護(hù)很大組的緊密鄰接的I/O單元。


通過(guò)參照附圖，本發(fā)明可被更好的理解，并且本發(fā)明的數(shù)個(gè)目的、 特征和優(yōu)點(diǎn)對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)將變得顯而易見。 圖1為表示現(xiàn)有的ESD保護(hù)網(wǎng)絡(luò)的電路示意圖； 圖2為表示根據(jù)本發(fā)明的ESD保護(hù)網(wǎng)絡(luò)的一個(gè)實(shí)施例的電路示意圖；圖3為表示根據(jù)本發(fā)明的ESD保護(hù)網(wǎng)絡(luò)的另一個(gè)實(shí)施例的電路 示意圖；圖4為根據(jù)本發(fā)明的ESD觸發(fā)器電路的一個(gè)實(shí)施例的示意圖； 圖5為根據(jù)本發(fā)明的集成電路的有源電路的一個(gè)實(shí)施例的局部 頂視圖；圖6為表示根據(jù)本發(fā)明的ESD保護(hù)網(wǎng)絡(luò)的另一個(gè)實(shí)施例的電路 示意圖。除非特別指出，在不同的附圖中使用相同的參考符號(hào)表示相同的 項(xiàng)。所述各附圖不一定是按比例繪制的。
具體實(shí)施方式
下面闡述用于執(zhí)行本發(fā)明的模式的詳細(xì)說(shuō)明。所述說(shuō)明趨于闡釋 本發(fā)明而不應(yīng)看作是限制。在本發(fā)明的一個(gè)實(shí)施例中，在I/O單元組的每四個(gè)或五個(gè)I/O單 元中就安置一個(gè)ESD觸發(fā)器電路，而所述組中的剩余I/O單元包括 ESD箝位NMOSFET(或另一種類型的ESD箝位裝置)，其中ESD觸 發(fā)器電路驅(qū)動(dòng)相鄰I/O單元中的NMOSFET,按照一些實(shí)施例，觸發(fā) 器總線用于將第一類型的I/O單元(即帶有觸發(fā)器電路的那些單元) 中的觸發(fā)器電路的輸出端與分布在第二類型的1/0單元(即帶有箝位 NMOSFET的那些單元)中的箝位NMOSFET (或其它類型的ESD 箝位裝置)的柵極耦接。在一些實(shí)施例中，兩種類型的I/O單元在所 有其它方面可以是相同的。在一些實(shí)施例中，在I/O單元組的一個(gè)I/O 單元中的ESD觸發(fā)器電路可至少驅(qū)動(dòng)相鄰I/O單元中的兩個(gè)箝位 NMOSFET.至少一些實(shí)施例實(shí)現(xiàn)ESD保護(hù)網(wǎng)絡(luò)使得在沒(méi)有任何中間 電力或接地單元的情況下而可以保護(hù)一大組緊密相鄰的1/0單元。在 現(xiàn)有的ESD保護(hù)網(wǎng)絡(luò)中已經(jīng)將電力和接地單元用于觸發(fā)器單元放置。圖2表示根據(jù)本發(fā)明一個(gè)實(shí)施例的在一個(gè)集成電路中的以一組 1/0單元形式的ESD保護(hù)網(wǎng)絡(luò)。每個(gè)I/0單元不但可以示意的形式進(jìn) 行說(shuō)明，如圖2所示，而且可以物理布局的形式(例如，參見圖5) 進(jìn)行說(shuō)明，所述物理布局形式在IC外圍占有特定的面積。如圖2的 實(shí)施例所示，組201包括具有I/O焊盤和ESD元件的I/O單元。在圖 2的1/0單元中沒(méi)有示出，但假設(shè)存在期望受保護(hù)免受ESD損壞的I/O 電路，類似例如P溝道MOSFET ( PMOSFET )和N溝道 MOSFET(NMOSFET)輸出驅(qū)動(dòng)器、輸入緩沖器和典型包括用于正常 I/O操作的其它電路部件。在一個(gè)實(shí)施例中，組201是如由放在圖2 中所示的元件左右側(cè)的點(diǎn)表示的IC外圍區(qū)域附近的較大I/O單元組 的一部分。術(shù)語(yǔ)"I/0單元，，包含只輸入的單元、只輸出的單元或輸入 和輸出單元。術(shù)語(yǔ)"I/0焊盤"包含只傳輸輸入信號(hào)、只傳輸輸出信號(hào) 或傳輸輸入信號(hào)和輸出信號(hào)的焊盤。每個(gè)I/O焊盤(例如，243 )通過(guò)對(duì)于每個(gè)單元指定為二極管Al 的二極管(例如，二極管245)而與VoD電源總線203耦接，并且通 過(guò)指定為二極管B (例如，二極管247)的二極管而與Vss電源總線 207耦接。在其它實(shí)施例中，每個(gè)I/O焊盤可包括多個(gè)焊盤，例如兩 個(gè)I/O焊盤或一個(gè)I/O焊盤和一個(gè)電力焊盤(電壓或接地焊盤)。組201包括兩種類型的1/0單元。第一類型1/0單元(例如，單 元211， 221)(此后稱之為觸發(fā)器I/O單元)包括ESD觸發(fā)器電路 (例如，231， 232 )。第二類型I/O單元(例如，單元209、 213、 215、 217、 219和223 )(此后稱之為箝位I/O單元)包括ESD箝位器件(指 定為Ml)，所述ESD箝位器件在所示的實(shí)施例中以NMOSFET (例 如，NMOSFET241)來(lái)實(shí)現(xiàn)。其它實(shí)施例可包括其它類型的ESD箝 位器件，例如PMOSFET、雙極晶體管或半導(dǎo)體受控整流器(SCR)。觸發(fā)器I/O單元(211和221)中的每個(gè)ESD觸發(fā)器電路(231 和232)包括用于檢測(cè)ESD事件的電路。在一個(gè)實(shí)施例中，將ESD 事件定義為具有例如100皮秒至60納秒的快速上升時(shí)間特性的事件。 然而，在其它實(shí)施例中ESD事件可被定義成具有其它上升時(shí)間或者 通過(guò)其它特性來(lái)定義。響應(yīng)于檢測(cè)到ESD事件，觸發(fā)器電路驅(qū)動(dòng)觸 發(fā)器總線205至近似等于VDD總線203的電壓電平以使箝位I/O單元 (例如，209、 213、 215、 217、 219和223 )的Ml箝位器件導(dǎo)電，從 而從VDD總線203至Vss總線207使ESD事件的電流放電。在示出組201中的ESD保護(hù)網(wǎng)絡(luò)的操作的一個(gè)例子中，正ESD 事件關(guān)于接地Vss總線207而與I/O焊盤233耦接。這通過(guò)正向偏壓 Al 二極管235而在VDD總線203上產(chǎn)生具有較大壓擺率(dV/dt)的 電壓。觸發(fā)器電路231和232檢測(cè)VDD總線203上的快速dV/dt，并且 相應(yīng)的將觸發(fā)器總線205驅(qū)動(dòng)至近似等于VoD總線203的電壓電平的 電壓電平，這使得每個(gè)Ml箝位NMOSFET都導(dǎo)電。以這種方式， VoD總線203通過(guò)并行操作的多個(gè)Ml箝位NMOSFETDE漏極到源 極電導(dǎo)而向地放電。圖2中所示的ESD網(wǎng)絡(luò)也對(duì)其它類型的ESD事 件放電。圖2所示實(shí)施例的一個(gè)優(yōu)點(diǎn)是用于保護(hù)I/O單元組201的ESD 網(wǎng)絡(luò)的所有元件都存在于I/0單元本身內(nèi)。注意在圖2的實(shí)施例中對(duì) 于ESD保護(hù)不需要電力或接地單元。在一些實(shí)施例中，這對(duì)于現(xiàn)有 技術(shù)的分布式軌道箝位網(wǎng)絡(luò)也可以是極大的改進(jìn)。圖2示出了組201中的八個(gè)I/0單元。然而，組201可包括兩個(gè) 以上的觸發(fā)器和箝位單元，它們定位于與單元209和單元223相鄰。 在一個(gè)實(shí)施例中，觸發(fā)器I/O單元對(duì)于大約每四個(gè)或五個(gè)箝位I/O單 元被放置一次。在其它實(shí)施例中，可以改變?cè)摲胖妙l率。在一些實(shí)施 例中，所述放置頻率可以在每一個(gè)至二十個(gè)箝位I/O單元一個(gè)觸發(fā)器 1/0單元的范圍內(nèi)。在一個(gè)實(shí)施例中，組201可通過(guò)成百個(gè)或甚至上千個(gè)i/o單元在整個(gè)ic周圍形成一個(gè)閉合的環(huán)。在這種情況下，VDD總線203和Vss總線207還可以在IC外圍形成未破損的環(huán)。在其它 實(shí)施例中， 一個(gè)IC可包含多組類似于圖2的I/O單元或者具有其它 設(shè)計(jì)。這多個(gè)I/O組中的每一個(gè)可以利用相同或不同的VDD總線和 Vss總線。在一些實(shí)施例中，I/O組只安置在集成電路的外圍附近。 在其它實(shí)施例中，I/O組可被部分或?qū)Ｓ械陌仓迷贗C核心區(qū)域內(nèi)。圖3表示根據(jù)本發(fā)明的集成電路的一組I/O單元301的另 一個(gè)實(shí) 施例。在圖3的實(shí)施例中，ESD保護(hù)網(wǎng)絡(luò)包括一個(gè)額外的升壓總線 302。與圖2的網(wǎng)絡(luò)相比，升壓總線302而非VoD總線303對(duì)觸發(fā)器 電路(例如，I/O單元315中的觸發(fā)器電路331)供電。所述組301 中的每個(gè)I/O焊盤通過(guò)A2 二極管(例如，I/O單元313中的二極管 329)與升壓總線302耦接。該網(wǎng)絡(luò)的一個(gè)特征是ESD觸發(fā)器電路現(xiàn)在通過(guò)升壓總線302與 任何受力I/O焊盤耦接，所述升壓總線302與較高ESD電流的VDD 總線303分開。在例如施加給關(guān)于接地的Vss總線307的I/O焊盤321 的正ESD事件期間，初級(jí)(較高電流)ESD路徑通過(guò)正向偏壓Al 二極管327到達(dá)VDD總線，然后通過(guò)每個(gè)Ml箝位電路到達(dá)Vss總線 307。由于較高的ESD電流(例如，2-4安培或更大)，沿該路經(jīng)會(huì) 發(fā)生極大的IR壓降，使得Ml箝位NMOSFET漏極到源極電壓(Vds )通常是受力1/0焊盤上的電壓的一半或更小。次級(jí)(較低電流)ESD 路徑是通過(guò)正向偏壓A2 二極管329到達(dá)升壓總線302,其用于給觸 發(fā)器供電。然后觸發(fā)器電路檢測(cè)升壓總線302上的dV/dt瞬變值，并 通過(guò)觸發(fā)器總線305將Ml箝位柵極近似驅(qū)動(dòng)至升壓總線電壓。驅(qū)動(dòng) Ml箝位柵極需要非常小的電流。因此，由于沿升壓總線和觸發(fā)器總 線發(fā)送的非常小的ESD電流，所以A2 二極管會(huì)引發(fā)二極管壓降 (-0.8V )，但在受力I/O焊盤321和Ml箝位的柵極之間存在非常小 的IR壓降。實(shí)際上在ESD事件期間沒(méi)有給予任何極大IR壓降的情 況下，可以使升壓總線和觸發(fā)器總線非常窄且有抵抗力。因此，由于 觸發(fā)器電路通過(guò)低IR壓降升壓總線302而不是通過(guò)高IR壓降VDD 總線303而與受力I/O焊盤耦接這樣的事實(shí)，用于多個(gè)M1箝位電路 的柵極到源極電壓(Vgs)典型的大于漏極到源極電壓(Vds)。在這 些偏壓條件下，箝位NMSFET的內(nèi)阻(on-resistance)近似與Vgs 成反比。這有助于使分布式軌道箝位網(wǎng)絡(luò)性能最大化且使執(zhí)行給定性 能等級(jí)的耐用ESD保護(hù)電路所需的布局區(qū)域最小化。圖3中所示的 "升壓"ESD網(wǎng)絡(luò)可提供比圖2中所示的非升壓電路增強(qiáng)的ESD保護(hù)。 升壓ESD保護(hù)網(wǎng)絡(luò)的更詳細(xì)解釋和例子可見諸于美國(guó)專利號(hào) 6724603。如在圖2的ESD網(wǎng)絡(luò)中，組301包括兩種類型的1/0單元，例 如觸發(fā)器I/0單元和箝位I/0單元。在圖3中示出了具有觸發(fā)器電路 331的單觸發(fā)器I/O單元315。還示出了帶有指定為Ml (例如，323) 的ESD箝位器件(在所示的實(shí)施例中以NMOSFET實(shí)現(xiàn))的多個(gè)箝位 1/0單元(例如，309、 311、 313、 317)。圖3示出了組301中的五 個(gè)I/O單元。組301可包含如通過(guò)在I/O單元309的左側(cè)和在I/O單 元317的右側(cè)示出的三點(diǎn)表示的兩種類型的附加I/0單元。在圖3的 ESD網(wǎng)絡(luò)中，I/O組中的每四個(gè)或五個(gè)I/O單元包含一個(gè)觸發(fā)器電路， 用于驅(qū)動(dòng)剩余鄰近I/0單元中的箝位NMOSFET。然而，在其它實(shí)施 例中，在箝位I/O單元中放置觸發(fā)器I/O單元的頻率可以改變。組301 可在整個(gè)IC四周形成一個(gè)閉合環(huán)，或者可以形成IC中的多個(gè)I/C組之一。注意在圖3中沒(méi)有示出電力單元或接地單元。用于保護(hù)I/0單 元組301的ESD網(wǎng)絡(luò)的所有元件都存在于I/O單元自身內(nèi)。在一個(gè)實(shí)施例中，多個(gè)ESD觸發(fā)器電路可并行操作來(lái)驅(qū)動(dòng)單觸 發(fā)器總線(例如，305)。在另一個(gè)實(shí)施例中，觸發(fā)器總線可被分割 使得單觸發(fā)器電路(例如，331)驅(qū)動(dòng)觸發(fā)器總線分割段。在本實(shí)施 例中，每個(gè)ESD箝位器件將由單觸發(fā)器電路驅(qū)動(dòng)。在其它實(shí)施例中， 升壓總線(例如，302)也可被分割。圖2和3中所示的ESD網(wǎng)絡(luò)的優(yōu)點(diǎn)是在I/0組內(nèi)對(duì)于電力或 接地單元放置頻率沒(méi)有任何ESD特定規(guī)則的情況下，它們可為IC設(shè) 計(jì)提供魯棒的ESD保護(hù)。這可大大增加I/O環(huán)設(shè)計(jì)者的設(shè)計(jì)選擇和靈活性。在一個(gè)實(shí)施例中，可在i/o環(huán)中非常稀少的放置電力或接地單元(即，對(duì)于每20個(gè)I/O單元或更多放置一次)。在另一個(gè)實(shí)施例 中，I/O環(huán)可不包含任何電力或接地單元，如可以是用于對(duì)于倒裝晶 片封裝所結(jié)合的一些集成電路的情況。由于不要求觸發(fā)器和箝位I/O 單元中之外的ESD元件，用于一個(gè)I/O單元組的完全有源MOSFET 軌道箝位ESD保護(hù)電路可被整體包含在所述組中的I/O單元的物理限 度內(nèi)。圖4為ESD觸發(fā)器電路331的一個(gè)實(shí)施例的電路示圖。觸發(fā)器 電路331包括由電容元件405和電阻元件407構(gòu)成的RC電路，用于 檢測(cè)升壓總線302上的dV/dt瞬變值。如果電壓上升時(shí)間足夠快(例 如，60ns或更少)，則晶體管409被開啟足夠長(zhǎng)的時(shí)間以便將節(jié)點(diǎn)410 降低至Vss總線307的電壓(邏輯電平低)。然后反相器417輸出大 約等于升壓總線302的電壓(邏輯電平高)到觸發(fā)器總線305上以開 啟M1箝位器件(例如，圖3中的323)。電流源411和電容元件415 用作一個(gè)延時(shí)電路(delay-on circuit)，用于將反相器417的輸入在 適于使ESD事件完全放電的時(shí)期內(nèi)(例如，對(duì)于一些實(shí)施例典型的 為300-600ns)保持較低的狀態(tài)。在一些實(shí)施例中，觸發(fā)器電路331還可包括VDD升壓電路(圖4中未示)。VDD升壓電路可用于將升壓總線電壓提高至在直接施加給Voo總線的正ESD事件期間施加給V卯總線的電壓。升壓電路可包括 電壓比較電路，并且如果V卯總線的電壓在ESD事件期間超過(guò)升壓 總線，則升壓電路將升壓總線上拉至VoD總線的電壓。圖4表示可在圖3的ESD保護(hù)網(wǎng)絡(luò)中執(zhí)行的一種類型的ESD觸 發(fā)器電路。通過(guò)使用VDD總線而非升壓總線給觸發(fā)器電路供電，而可 將該觸發(fā)器電路用于圖2的非升壓網(wǎng)絡(luò)。其它實(shí)施例可實(shí)現(xiàn)其它類型 的ESD觸發(fā)器電路，例如包括其它類型的RC或瞬變檢測(cè)器觸發(fā)電路 或電壓閾值檢測(cè)器觸發(fā)電路。圖5為在集成電路501的I/O單元組(例如301 )內(nèi)的兩個(gè)I/O 單元的有源電路(例如，晶體管、電容器、電阻器、二極管)的物理 布局的局部頂視圖。在一個(gè)實(shí)施例中，所述有源電路包括具有在如使 用體半導(dǎo)體(例如，硅、siGe、 GaAs)器件的襯底的半導(dǎo)體材料中 實(shí)現(xiàn)的部分的器件。在另一個(gè)實(shí)施例中，所述有源器件可以絕緣體上 覆硅(SOI)結(jié)構(gòu)實(shí)現(xiàn)。圖5表示對(duì)于兩個(gè)I/0單元(箝位I/0單元 313和觸發(fā)器I/O單元315)的有效面積的物理布局的部分。假設(shè)可 在圖5所示的單元的左側(cè)和右側(cè)發(fā)現(xiàn)其他(兩種類型的)I/O單元。 在一個(gè)實(shí)施例中，1/0單元313和315位于IC的外圍1/0環(huán)中。如圖5所示，用于單元313和315的有源電路物理布局每個(gè)都是 按照一個(gè)有源電路平面布置布置的，所述有源電路平面布置對(duì)于兩種 類型的1/0單元是類似的。例如，兩個(gè)單元的Al二極管(327和337) 都位于每個(gè)平面布置的相同區(qū)域中。此外，B二極管(例如，325和 335 ) 、 A2 二極管(329和339 ) 、 NMOSFET緩沖器(單元313的 緩沖器507和單元315的緩沖器514 )和PMOSFET緩沖器(單元313 的緩沖器505和單元315的緩沖器511)位于所述平面布置的相同區(qū) 域中。此外，單元313包括附加的I/O電路539，單元315包括附加 的1/0電路541，它們?cè)趫D5中都是被部分示出的，并且位于所述平 面布置的相同區(qū)域中。在所示的實(shí)施例中，箝位I/0單元313包括位于NMOS輸出緩 沖器507和PMOS輸出緩沖器505之間的Ml箝位器件323。對(duì)于組301的其它箝位I/0單元(例如，單元309、 311和317) ， Ml箝位 器件位于與在單元313中的平面布置的相同區(qū)域中。在所示的實(shí)施例中，觸發(fā)器I/O單元315的觸發(fā)器電路331位于 NMOS輸出緩沖器514和PMOS輸出緩沖器511之間的區(qū)域531中。 區(qū)域531駐存在與Ml箝位器件323駐存在箝位I/O單元313內(nèi)相同 的觸發(fā)器I/0單元315的有源電路平面布置的區(qū)域中。圖5中所示的 區(qū)域531包括若干個(gè)有源器件(如矩形所示)，例如包括電容元件405 和電阻元件407。器件545是反相器417中的PMOSFET上拉晶體管。 如果存在，組301的其它觸發(fā)器I/O單元還包括位于與在單元315中 相同的平面布置區(qū)域(例如531)中的ESD觸發(fā)器電路。區(qū)域531在 其它實(shí)施例中可包括其它器件。在圖5的實(shí)施例中，箝位I/O單元313中的M1箝位器件323和 觸發(fā)器I/O單元315的區(qū)域531中的觸發(fā)器電路331具有大約相同的 物理尺寸，并占用它們各自1/0單元的平面布置的相同物理布局面積。 由于這個(gè)原因，在該箝位/觸發(fā)器電路區(qū)域中什么也不放也可以產(chǎn)生單 個(gè)基礎(chǔ)I/O單元平面布置的設(shè)計(jì)布局?？赏ㄟ^(guò)插入Ml箝位器件(例 如，323 )或觸發(fā)器電路(例如331)從該基礎(chǔ)I/O單元平面布置設(shè)計(jì) 箝位I/O單元或觸發(fā)器I/O單元。對(duì)于I/O組(例如，圖3中的I/O 組301.)的設(shè)計(jì)那么就可通過(guò)根據(jù)需要放置箝位I/O單元或觸發(fā)器I/O 單元而容易的產(chǎn)生，這種利用具有可互換M1箝位或觸發(fā)器電路的基 礎(chǔ)I/O單元平面布置的處理方案提供了在I/O單元組中執(zhí)行ESD網(wǎng)絡(luò) 的非常有效的裝置。在一些實(shí)施例中，基礎(chǔ)I/O單元的平面布置被配置使得在將要由 Ml箝位器件或觸發(fā)器電路占用的區(qū)域內(nèi)可容易的對(duì)升壓總線302、 VDD總線303、觸發(fā)器總線305和Vss總線307做出連接。在一些實(shí)施例中，觸發(fā)器電路331和M1箝位器件323占用I/O 單元的平面布置的相同布局面積。另外，兩個(gè)ESD元件中的較小者可能浪費(fèi)1/0單元中的一些區(qū)域，因?yàn)榛A(chǔ)i/o單元平面布置必須適應(yīng)兩個(gè)ESD元件中的較大者。因此，當(dāng)在例如SPICE中運(yùn)行ESD網(wǎng)絡(luò)電路模擬以確定M1箝位器件的尺寸、觸發(fā)器電路元件的尺寸和在 一組I/O單元中的最佳觸發(fā)器電路放置頻率(觸發(fā)器I/O單元放置頻 率)時(shí)，該相等區(qū)域的考慮可能是一個(gè)約束。再參照?qǐng)D5，集成電路的其它組的其它1/0單元可具有帶有不同 平面布置的其它物理布局。例如，圖5的布局示出了與ESD電路(例 如，Ml箝位器件、Al二極管、A2二極管、B二極管和觸發(fā)器電路) 混合的PMOSFET緩沖器(例如，505 )和NMOSFET緩沖器(例如， 507)。然而，在其它實(shí)施例中，這些區(qū)域可與ESD器件分開，或者 在其它配置中混合。而且在其它實(shí)施例中，ESD器件可與I/O單元的 其它I/0電路(例如，539和541)混合，而不是如圖5所示的分開。 另外在其它實(shí)施例中，1/0單元的平面布置可具有除圖5所示之外其 它的形式。例如，被設(shè)定僅作為輸入的I/O單元并不需要包括 PMOSFET和NMOSFET輸出緩沖器。I/O單元的其它實(shí)施例可包括 其它電路。圖6為根據(jù)本發(fā)明的集成電路的一組I/O單元601的另 一個(gè)實(shí)施 例的電路圖。圖6的ESD保護(hù)網(wǎng)絡(luò)類似于圖3的ESD保護(hù)網(wǎng)絡(luò)，除 了具有ESD觸發(fā)器電路(例如，625)的第一類型的1/0單元(例如， 615 )還包括一個(gè)箝位器件，其被指定為M2箝位器件(例如621)且 通過(guò)NMOSFET來(lái)實(shí)現(xiàn)。第二類型的1/0單元(例如，613)與前述 相同，也帶有M1箝位器件(例如，623).在一個(gè)實(shí)施例中，M2箝 位器件占用的I/O單元的物理布局面積比M1箝位器件小。當(dāng)觸發(fā)器電路625和M2箝位器件621的組合物理布局面積大約 等于Ml箝位器件(例如，623)的物理布局面積時(shí)，圖6的實(shí)施例 是最有效的。類似于參照?qǐng)D5所述的構(gòu)成，可產(chǎn)生基礎(chǔ)I/0單元平面 布置，其允許可互換地放置例如在區(qū)域531中的組合觸發(fā)器電路和 M2箝位器件(用于產(chǎn)生第一類型的I/O單元或Ml箝位器件(用于 產(chǎn)生第二類型的I/O單元)。對(duì)于一些IC應(yīng)用，包括第一類型的I/0網(wǎng)絡(luò)中的M2箝位器件 和觸發(fā)器電路和第二類型的I/O單元中的Ml箝位器件可對(duì)整個(gè)網(wǎng)絡(luò)有利的提供更大的放電能力，同時(shí)使組合ESD元件的物理布局面積 最小。在一個(gè)實(shí)施例中，集成電路包括多個(gè)i/o單元。所述多個(gè)i/o單 元中的每個(gè)i/o單元是第一類型或第二類型之一。所述第一類型的每個(gè)I/O單元包括用于檢測(cè)ESD事件的ESD觸發(fā)器電路。所述第二類 型的每個(gè)I/O單元包括ESD箝位器件，其用于提供響應(yīng)通過(guò)笫一類型 I/O單元的ESD觸發(fā)器電路檢測(cè)到ESD事件而根據(jù)ESD事件放電的 放電路徑。所述第二類型的每個(gè)1/0單元不包括由1/0單元的ESD箝 位器件對(duì)其進(jìn)行響應(yīng)的ESD觸發(fā)器電路。在一個(gè)實(shí)施例中，集成電路包括多個(gè)i/o單元。每個(gè)單元都具有 按照有源電路平面布置的有源電路物理布局。所述多個(gè)i/o單元的第 一子集I/O單元中的每一個(gè)在其有源電路平面布置的相同指定區(qū)域處 都包括ESD箝位器件。所述多個(gè)I/O單元的第二子集I/O單元的每一 個(gè)在其有源電路平面布置的相同指定區(qū)域處包括用于ESD觸發(fā)器電 路的線路。在一個(gè)實(shí)施例中，集成電路包括位于單元組中的多個(gè)i/o單元。所述多個(gè)I/O單元中的每個(gè)I/O單元包括I/O焊盤，并且所述多個(gè)I/O 單元中的每個(gè)I/O單元是第一類型或第二類型之一。所述多個(gè)I/O單 元的每個(gè)I/O單元具有按照有源電路平面布置的有源電路物理布局。 所述第一類型的每個(gè)I/O單元包括用于檢測(cè)ESD事件的ESD觸發(fā)器 電路。對(duì)于第一類型的每個(gè)I/0單元，ESD觸發(fā)器電路的電路圖位于 其有源電路平面布置的相同指定區(qū)域處。所述第二類型的每個(gè)i/o單 元包括用于響應(yīng)通過(guò)第一類型I/O單元的ESD觸發(fā)器電路檢測(cè)到 ESD事件而根據(jù)ESD事件放電的放電路徑的ESD箝位器件。所述第 二類型的每個(gè)I/O單元不包括由I/O單元的ESD箝位器件對(duì)其進(jìn)行響 應(yīng)的ESD觸發(fā)器電路，對(duì)于第二類型的每個(gè)I/0單元，ESD箝位器 件位于其有源電路平面布置的相同指定區(qū)域處。雖然已經(jīng)示出和說(shuō)明了本發(fā)明的特定實(shí)施例，但本領(lǐng)域技術(shù)人員 應(yīng)該意識(shí)到，基于此處的教導(dǎo)，在不脫離本發(fā)明和其更寬方面的情況下，可做出進(jìn)一步的變化和修改，因此，后附權(quán)利要求在其范圍內(nèi)包 括在本發(fā)明真實(shí)精神和范圍內(nèi)的所有這種變化和修改。
權(quán)利要求
1、一種集成電路，包括多個(gè)I/O單元，所述多個(gè)I/O單元中的每個(gè)I/O單元是第一類型或第二類型之一，其中所述第一類型的每個(gè)I/O單元包括用于檢測(cè)ESD事件的ESD觸發(fā)器電路；所述第二類型的每個(gè)I/O單元包括ESD箝位器件，其用于提供響應(yīng)通過(guò)第一類型I/O單元的ESD觸發(fā)器電路檢測(cè)到ESD事件而根據(jù)ESD事件放電的放電路徑，所述第二類型的每個(gè)I/O單元不包括由I/O單元的ESD箝位器件對(duì)其進(jìn)行響應(yīng)的ESD觸發(fā)器電路。
全文摘要
一種用于集成電路的I/O單元的ESD保護(hù)系統(tǒng)。以一組單元(201)形式的I/O單元包括具有ESD觸發(fā)器電路的第一類型的I/O單元(211)和具有ESD箝位器件(241)的第二類型的I/O單元。在一個(gè)實(shí)施例中，所述第一類型的ESD觸發(fā)器電路位于與用于第二類型I/O單元的ESD箝位器件的平面布置中的區(qū)域相同的有源電路平面布置區(qū)域中。
文檔編號(hào)H02H9/00GK101288215SQ200580048015
公開日2008年10月15日 申請(qǐng)日期2005年12月14日 優(yōu)先權(quán)日2005年2月11日
發(fā)明者詹姆斯·C·維登, 詹姆斯·W·米勒, 邁克爾·G·哈真斯基, 邁克爾·施托金格 申請(qǐng)人:飛思卡爾半導(dǎo)體公司